电子学报
 首页  |  期刊介绍  |  编 委 会  |  投稿指南  |  期刊订阅  |  综合信息  |  联系我们  |  致谢审稿人 | CJE
电子学报  2017, Vol. 45 Issue (12): 2890-2895    DOI: 10.3969/j.issn.0372-2112.2017.12.009
学术论文 最新目录| 下期目录| 过刊浏览| 高级检索 |
采用环型运放的12-bit 40-MS/s采样保持电路设计实现
魏子辉1,2, 黄水龙1,2, 单强1,2
1. 中国科学院微电子研究所, 北京 100029;
2. 新一代通信射频芯片技术北京市重点实验室, 北京 100029
Implementation of a 12-bit 40-MS/s Sample-and-Hold Circuit with a Ring Amplifier
WEI Zi-hui1,2, HUANG Shui-long1,2, SHAN Qiang1,2
1. Institute of Microelectronics of Chinese Academy of Sciences, Beijing 100029, China;
2. Beijing Key Laboratory of Radio Frequency IC Technology for Next Generation Communications, Beijing 100029, China

版权所有 © 2012 《电子学报》编辑部
本系统由北京玛格泰克科技发展有限公司设计开发 技术支持:support@magtech.com.cn
京ICP备12041980号-1