电子学报
 首页  |  期刊介绍  |  编 委 会  |  投稿指南  |  期刊订阅  |  综合信息  |  联系我们  |  致谢审稿人 | CJE
电子学报  2015, Vol. 43 Issue (2): 393-398    DOI: 10.3969/j.issn.0372-2112.2015.02.029
科研通信 最新目录| 下期目录| 过刊浏览| 高级检索 |
一种3D堆叠集成电路中间绑定测试时间优化方案
常郝1,3, 梁华国2, 蒋翠云4, 欧阳一鸣1, 徐辉1
1. 合肥工业大学计算机与信息学院, 安徽合肥, 230009;
2. 合肥工业大学电子科学与应用物理学院, 安徽合肥, 230009;
3. 安徽财经大学计算机科学与技术系, 安徽蚌埠, 233030;
4. 合肥工业大学数学学院, 安徽合肥, 230009
Optimization Scheme for Mid-bond Test Time on 3D-Stacked ICs
CHANG Hao1,3, LIANG Hua-guo2, JIANG Cui-yun4, OUYANG Yi-ming1, XU Hui1
1. School of Computer and Information, Hefei University of Technology, Hefei, Anhui 230009, China;
2. School of Electronic Science and Applied Physics, Hefei University of Technology, Hefei, Anhui 230009, China;
3. School of Management Science and Engineering, Anhui University of Finance and Economics, Bengbu, Anhui 233030, China;
4. School of Mathematics, Hefei University of Technology, Hefei, Anhui 230009, China

版权所有 © 2012 《电子学报》编辑部
本系统由北京玛格泰克科技发展有限公司设计开发 技术支持:support@magtech.com.cn
京ICP备12041980号-1