电子学报
 首页  |  期刊介绍  |  编 委 会  |  投稿指南  |  期刊订阅  |  综合信息  |  联系我们  |  致谢审稿人 | CJE
电子学报  2016, Vol. 44 Issue (11): 2653-2659    DOI: 10.3969/j.issn.0372-2112.2016.11.013
学术论文 最新目录| 下期目录| 过刊浏览| 高级检索 |
基于Pareto支配的MPRM电路面积与可靠性优化
卜登立1,2,3, 江建慧2
1. 井冈山大学电子与信息工程学院, 江西吉安 343009;
2. 同济大学软件学院, 上海 201804;
3. 流域生态与地理环境检测国家测绘地理信息局重点实验室, 江西吉安 343009
Pareto Dominance Based Area and Reliability Optimization of MPRM Circuits
BU Deng-li1,2,3, JIANG Jian-hui2
1. School of Electronics and Information Engineering, Jinggangshan University, Ji'an, Jiangxi 343009, China;
2. School of Software Engineering, Tongji University, Shanghai 201804, China;
3. Key Laboratory of Watershed Ecology and Geographical Environment Monitoring NASG, Ji'an, Jiangxi 343009, China

版权所有 © 2012 《电子学报》编辑部
本系统由北京玛格泰克科技发展有限公司设计开发 技术支持:support@magtech.com.cn
京ICP备12041980号-1