

信号的低比特位数表示: 一种新颖低比特位数的 2- Σ 调制器

于慧敏, 刘圆圆, 王 哲

(浙江大学信息与电子工程学系, 浙江杭州 310027)

摘 要: 通过设计一种新的噪声整形滤波器, 本文提出了一种新颖的 2- Σ 调制器结构, 可用于实现用较低比特位数的数字信号表示较高比特位数的输入信号. 该调制器与传统的 2- Σ 调制器相比, 其输出数字信号比特位数 (或动态范围) 降低了许多. 理论推导分析和仿真对比的结果表明, 在量化噪声整形和噪声频谱上, 该调制器的各项性能有了很大的提高, 而且证明了这类调制器是稳定的.

关键词: 2- Σ 调制器; 噪声整形器

中图分类号: TN911.72 文献标识码: A 文章编号: 0372-2112 (2004) 06-0983-04

Denoting a Signal With Low Bits: the New Sigma2Delta Modulator With Lower Bits

YU Huimin, LIU Yuan2yuan, WANG Zhe

(Dept. of Information Science & Electronic Engineering, Zhejiang University, Hangzhou, Zhejiang 310027, China)

Abstract: A new sigma2delta modulator is proposed by designing a new noise2shaping filter. By use of this modulator, the input signal can be represented as a signal with lower bits. The number of the output bits of this kind of modulator is greatly decreased, in contrast to the traditional sigma2delta modulator. Theoretical analysis and simulations for this modulator show that it has a great improvement in quantizing noise shaping and noise frequency spectrum. The stability of this kind of modulator is also proved.

Key words: 2- Σ modulator; noisy shaping filter

1 引言

sigma2delta(2- Σ)调制器的提出至今已有 40 年左右的时间, 它在 A/D 变换、语音处理或其他数字处理应用领域得到了广泛应用. 2- Σ 调制器也称为噪声整形器, 噪声整形的主要目的是重新整形量化噪声谱, 从而使大部分噪声落在相关频谱之外, 因此 sigma2delta(2- Σ) 调制器可广泛用于窄带信号的应用领域. 噪声整形主要有以下四个方面的应用: (1) 过采样 2- Σ A/D 变换器, 目前已有 24bit 2- Σ A/D 变换器的芯片; (2) 用于 D/A 转换器的过采样重新量化器; (3) 用于重新量化非采样抖动噪声整形, 其成功的应用是 CD 中音频信号的波特比压缩; (4) 用在数字滤波器中的非过采样舍入噪声整形.

传统 2- Σ 调制器的研究领域通常在 2- Σ 调制器的鲁棒性、高阶 2- Σ 调制器系统的稳定性以及系统的性能分析等方面^[1~4]. 2- Σ 调制器的一个主要目的是用比特数来交换样本, 即用高采样率、低比特位的数字信号来表示低采样率的输入信号. 这种结果是由量化噪声的整形来达到的.

由于通过 2- Σ 调制器可以获得一个低比特位的数字信号, 并用它来表示输入信号, 而比特位数的减少又可大大简化 A/D 或 D/A 转换器的结构, 或在现有比特位精度的数字系统上, 大大提高系统实际的有效精度, 因此, 可以将 2- Σ 调制器看成一种信号的表示方法, 它具有很广泛的应用背景. 例

如, 可以将高比特位数的数字信号经 2- Σ 调制器调制后表示成一个等效的低比特位数字信号, 这样就可以通过一个低比特位的 D/A 变换器产生高精度的数字信号作为信号发生器, 或作为控制器的输出. 特别高速数字系统, 例如射频信号或中频信号的应用上, 一般经数字载波解调后是一过采样率的低频信号或第二中频窄带信号, 如能用低比特位数表示高比特位数, 就可能用查表或简单的组合逻辑电路代替复杂的乘法器, 就可大大降低系统规模和提高系统的处理时钟.

本文提出了的新型的 2- Σ 调制器, 它的输出比特位数比传统 2- Σ 调制器大大降低, 可以用来实现采用较低比特位数的数字信号表示高比特位数的输入信号.

2 量化噪声整形滤波器的设计

传统的 N 阶 2- Σ 调制器结构如图 1 所示:




图 1 传统的 N 阶 2- Σ 调制器结构

图中 2 模块的结构可用图 2 所示结构实现.

一个 N 阶的传统 2- Σ 调制器的输入输出函数可以表示为:

$$X(z) = Y(z) + H_n(z) @ E(z) \quad (1)$$

其中 $H_h(z)$ 为噪声整形滤波器, Input $+$ 表示为: $H_h(z) = (1 - z^{-1})^N$, E 为量化器的量化误差, $Y(z)$ 为量化器的输出。

图2 2 模块的结构

实际上任意一个输入信号 $x[n]$ 都可以表示为: $x[n] = x_N[n] + x_e[n]$ (2) 其中 $x_e[n]$ 为量化误差, $x_N[n]$ 为经量化器后的数字信号。记 $y_1[n] = y[n] - x_N[n]$, 因此式(1)可以表示为:

$$X_e(z) = Y_1(z) + (1 - z^{-1})^N @E(z) \quad (3)$$

假定量化器的量化步长为 E , 量化误差为 $(-E/2, E/2)$, 则

$$x_e[n] \in [-\frac{E}{2}, \frac{E}{2}], e[n] \in [-\frac{E}{2}, \frac{E}{2}]$$

根据式(3), $y_1[n]$ 的幅值上限为:

$$|y_1[n]| \leq F 2^N @E/2 + E/2 = 2^{N-1} @E + E/2 \quad (4)$$

因此, $y_1[n]$ 的比特位数上限为: $\text{Bit}\{y_1[n]\} = N$

我们知道为了获得较好的量化噪声整形效果, 就要使用高阶的调制器, 而使用高阶调制器将使输出信号的比特位数急剧增长。因此, 从产生输出信号的比特位数来看, 传统的 2- Σ 调制器并不理想。

从式(3)可以看出, 量化器的等效输入 $y_1[n] + E[n]$ 的幅值上限为:

$$|y_1[n] + E[n]| \leq F(|h_h[0] - 1| + \sum_{n=1}^N |h_h[n]|) @\frac{E}{2} + \frac{E}{2} \quad (5)$$

其中 $h_h[n]$ 为噪声整形滤波器的单位冲激响应。因此, 要使输出信号的比特位数小, 就得使 $\sum_{n=1}^N |h_h[n]| + |h_h[0] - 1|$ 较小。

在具体设计中, 我们选择如下的滤波器作为噪声整形滤波器:


$$H_h(z) = \frac{z^{-1}(1 - z^{-1})^N}{1 - (1 - z^{-1})^N}, N = 2, 3, 4, 5 \quad (6)$$

它可使 $\sum_{n=1}^N |h_h[n]| + |h_h[0] - 1|$ 较小, 表 1 为与传统 2- Σ 调制器的比较结果。

表1 新型噪声整形滤波器与传统的噪声整形滤波器的比较

	$H_h(z) = \frac{z^{-1}(1 - z^{-1})^N}{1 - (1 - z^{-1})^N}$				$H_h(z) = (1 - z^{-1})^N$			
$\sum_{n=1}^N h_h[n] + h_h[0] - 1 $	N=2	N=3	N=4	N=5	N=2	N=3	N=4	N=5
	1.5	1.74	2.06	2.82	3	7	15	31

新型 N 阶 2- Σ 调制器结构如图 3 所示。

图3 N 阶 2- Σ 调制器结构

上述系统的输入输出方程可统一表示为:

$$X(z)H_1(z) \frac{z^{-1}}{1 - (1 - z^{-1})^N} = \frac{Y(z)}{N} + E(z) \frac{z^{-1}(1 - z^{-1})^N}{1 - (1 - z^{-1})^N}, N = 2, 3, 4, 5 \quad (7)$$

式(7)中右边第一项的分母 N 将使 $Y(z)$ 的动态范围扩大 N 倍, 如果假设系统中信号的量化间隔为 E , 为消除上述影响, 可使调制器环路中量化器的量化间隔为 NE , 即为系统量化间隔的 N 倍。因此, 式(7)中 $Y(z)/N$ 可等价表示为一个量化间隔为 E 的数字信号: $Y(z)/N = \hat{Y}(z)$

式(7)可等效表示为:

$$X(z)H_1(z) \frac{z^{-1}}{1 - (1 - z^{-1})^N} = \hat{Y}(z) + E(z) \frac{z^{-1}(1 - z^{-1})^N}{1 - (1 - z^{-1})^N} \quad (8)$$

其中调制器环路中量化器的量化误差 $E[n]$ 满足:

$$-NE/2 \leq E[n] \leq NE/2 \quad (9)$$

环路中量化器的输入信号为 $y[n] + E[n]$, $\hat{y}[n]$ 可等效看作是量化间隔为 E 的量化器对输入信号 $(y[n] + E[n])/N$ 的量化输出。因此, 当 $H_1(z) = (1 - (1 - z^{-1})^N)/z^{-1}$ 时, 有:

$$|(y[n] + E[n])/N| \leq F(|h_h[0] - 1/N| + \sum_{n=1}^N |h_h[n]|) @NE/2 + E/2 \quad (10)$$

其中输入信号 $x[n]$ 满足: $|x[n]| \leq F E/2$

由于 $h_h[0] = 1/N$, 因此式(10)可表示为:

$$|(y[n] + E[n])/N| < \sum_{n=1}^N |h_h[n]| @NE/2 + E/2 \quad (11)$$

当 $N = 2, 3, 4, 5$ 时, $|(y[n] + E[n])/N|$ 的上限值分别为 11.5E, 21.12E, 31.11E, 51.54E。当 $N = 2, 3, 4, 5$ 时, 传统 2- Σ 调制器的量化器的输入信号幅值的上限分别是 2E, 4E, 8E, 16E。对于 $N = 5$ 而言, 改进的调制器的输出数字信号 $\hat{y}[n]$ 的动态范围不会超过 6, 而传统调制器的输出数字信号动态范围则可高达 16。由于式(6)为无限冲激响应滤波器, 在实际中 $\hat{y}[n]$ 要达到上限值的可能性非常小, 其实际动态范围肯定要比式(11)计算值要小。

3 性能分析

本节中, 我们将就以下几个方面对本文所设计的调制器作性能分析: (1) 比特位数; (2) 频谱; (3) 信噪比; (4) 稳定性。

为了更好地说明问题, 我们同时进行传统调制器系统的仿真, 将结果进行对比。实验中, 改进型框图为图 3, 传统型框图如图 1 所示。

3.1 比特位数(输出数字信号动态范围)

这部分我们给出实际仿真的输出信号的比特位数, 并将其与传统的调制器输出结果作比较。在此考虑存在 $H_1(z)$ 的影响。采用的输入信号是离散正弦波, 频率为 5Hz, 采样频率为 1000Hz 信号幅度为 0.5V, 量化输出结果如下:

表2 两种 2 Σ 调制器结构的输出范围比较

系统阶数	新型 2 Σ 调制器		传统 2 Σ 调制器	
	量化间隔 E	输出数字信号动态范围	量化间隔 E	输出数字信号动态范围
二阶	2	[21, 0, 1]	1	[22, 21, 0, 1, 2]
三阶	3	[22, 21, 0, 1, 2]	1	[24, 23, 22, 21, 0, 1, 2, 3, 4]
四阶	4	[23, 22, 21, 0, 1, 2, 3]	1	[28, , , 22, 21, 0, 1, 2, , , 8]
五阶	5	[24, 23, 22, 21, 0, 1, 2, 3, 4]	1	[216, , , 22, 21, 0, 1, 2, , , 16]

显然, 对于相同的输入信号, 新型调制器的输出数字信号的动态范围比较小. 这种新型结构实现了用更低比特位数对一个输入信号进行量化编码, 性能比传统 2- Σ 调制器有了较大的提高.

在上面的仿真实验

中, 可以发现输出信号动态范围中含有码字 0, 这在具体编码中会造成一定程度上的资源浪费, 因此我们将量化器 Q 进行了修改, 具体量化规则为: 大于 0 的为 1, 小于 0 的为 -1. 仿真结果表明除了二阶系统外, 其他各阶系统都不能够稳定工作, 二阶系统量化输出结果如图 (4) 所示.

3.1.2 频谱

这部分我们给出实际仿真的频谱, 并将其与传统调制器的输出频谱进行比较. 采用的输入信号是离散正弦波, 信号幅度为 0.1 V, 频率为 5 Hz, 采样频率为 1000 Hz. 我们给出二阶系统与五阶系统的频谱进行比较, 具体输出频谱如图 5 所示.




图 5 量化输出频谱比较

由以上的图片比较可以看出: 随着系统阶数的增大, 改进型调制器频谱中噪声频谱形状在高频区趋于平坦, 近似于白噪声, 且其噪声分贝要比传统的低, 尤其是到了四阶、五阶时, 传统调制器的输出频谱中高频噪声明显过高, 而改进型调制器就没有这样的问题.

3.1.3 信噪比

系统信噪比是衡量一个系统性能的重要参数. 信噪比可定义为 $SNR = 10 \log(P_s / P_n)$, 式中 P_s 输入信号功率谱; P_n 为在信号通带内的噪声功率谱.

$$P_n = P_e Q_{X_c} \int_{X_c} |H_h(e^{j\omega})|^2 dX \quad (12)$$

式中 P_e 为量化噪声功率谱, 可以将它看成是一个白噪声; $H_h(e^{j\omega})$ 为噪声整形滤波器的频率响应, X_c 为信号频带 (最高频率). 在高阶时, 式 (12) 很难用显式表示, 因此我们用仿真的方法对其进行研究.

对于 2- Σ 调制器, 过采样率 O_R 对信噪比有很大的影响. 这里我们采用的过采样率定义为: $O_R = f_s / 2f_c$, 其中 f_s 为采样频率, f_c 为输入信号频率. 我们对输入信号的过采样率与输出信号信噪比之间的关系进行仿真比较, 其中我们采用的输入信号幅度为 0.1 V, 结果如表 3 所示 (此时噪声只考虑由 2- Σ 调制器所引起的在信号工作频带内的噪声).

表 3 不同阶数系统在不同过采样率下的信噪比

O_R Order	8	16	32	64	128
二阶系统	30.5144	42.6960	57.4396	75.4194	85.1427
三阶系统	33.6945	56.9960	77.9562	96.3506	117.2367
四阶系统	41.0489	68.2994	95.3947	120.0996	149.0933
五阶系统	48.3860	81.2684	114.6696	148.4806	176.2004

可见在输入信号和过采样率都相同的情况下, 随着系统阶数的增大, 输出信号的信噪比在不断地上升; 在输入信号和系统阶数都相同的情况下, 随着过采样率的增大, 输出信号的信噪比也不断增大, 尤其在五阶情况下, 当 $O_R = 128$ 时, 信噪比高达 173 dB.

3.1.4 稳定性

如果系统不稳定, 则系统的输出将越来越大. 调制器环路中的量化器可看成是一个增益可调器件, 其增益在 1 附近上下摆动. 当输入信号越大, 其增益越趋于 1, 当输入信号趋于无穷大时, 其增益为 1. 如果系统不稳定, 系统输出将趋于无穷大, 此时量化器的增益为 1. 因此, 要考虑系统的稳定性, 可通过考查当量化器的增益设置为 1 时, 系统是否稳定, 如果此时系统是稳定的, 说明系统输出不可能趋于无穷, 因此调制器肯定是稳定的.

由系统函数我们可以得到当 $N = 2, 3, 4, 5$ 时的系统极点, 如下表所示:

表 4 新型 2- Σ 调制器结构的系统极点

Order	Poles
二阶系统	$p_1 = 0.15000, p_2 = -0.10000$
三阶系统	$p_1 = 0.15000 + 0.12887i, p_2 = 0.15000 - 0.12887i, p_3 = -0.10000$
四阶系统	$p_1 = 0.15000 + 0.15000i, p_2 = 0.15000 - 0.15000i, p_3 = -0.15000, p_4 = -0.10000$
五阶系统	$p_1 = 0.15000 + 0.16882i, p_2 = 0.15000 - 0.16882i, p_3 = 0.15000 + 0.1625i, p_4 = 0.15000 - 0.1625i, p_5 = -0.10000$

由上表可以看出, 各阶调制器在量化器的增益 $k = 1$ 时, 均是稳定的. 因此, 由上面的分析可以断定, 2~5 阶调制器均是稳定的. 同理我们可以用相同的方法计算 $N = 6$ 时的系统极点, 结果发现 $N = 6$ 时系统已经不稳定了. 因此要想获得更好的噪声整形功能, 就只有通过系统级联实现.

4 应用

我们提出一种基于低位比特位高阶 2- Σ 调制器的数字下变频器的设计方法, 利用该方法可消除硬件乘法器, 极大降低系统的规模和复杂性. 系统的原理如图 6 所示, 在传统的 DDC 的通路中插入了三个 2- Σ 调制器.





图 6 用于正交调制的数字下变频器 DDC

经过带通低比特位 2- Σ 调制器后(因为中频一般为带通信号,所以 2- Σ 调制器也必须为带通型),输出为 3 比特的低数据流,这样用于正交解调的两个乘法器的一个输入端的位数可降为 3,可有效降低乘法器所占用的硬件资源。在信号解调之后通过抗混叠 FIR 之前,再加一级 2- Σ 调制器降低解调后数据流的比特数,可以进一步减轻 FIR 滤波处理的负担,最后完成信号的抽取。其中抗混叠 FIR 滤波器的阶数为 n 阶,可以事先将相乘值 $x(n-i) \cdot a_i$ 的各种可能性存入存储器中,用 2^3 容量的 ROM/RAM 实现查表功能。对于图 6 中的带通型低比特位 2- Σ 调制器的构造,只要将前面讨论的 2- Σ 调制器系统各阶函数中的 z^{-1} 变量用 z^{-L} 代替即可,所构成的带通型 2- Σ 调制器是对载波频率为 $2P/L$ 的周期信号进行调制。

采用升余弦脉冲序列作为基带信号,调制方式采用 QAM 调制,抗混叠 FIR 采用基于 Kaiser 窗的 255 阶 FIR 构成(B 值为 10)。系统中,整个 DDC 数字信道所允许的最大工作频带带宽主要决定于 2- Σ 调制器的噪声整形滤波器部分在低频端对噪声滤波性能的好坏,使用高阶的低比特位 2- Σ 调制器,往往能够得到较宽的工作频带。在 DDC 数字信道中,使用四阶的低比特位 2- Σ 调制器,仿真结果如图 7 所示,图中输出信号的延时,主要是由抗混叠 FIR 的延时引起的。

由于 2- Σ 调制器的噪声整形效应,当信号的带宽越来越宽时,输出信号的信噪比在不断下降。如果使用高阶的低比特位 2- Σ 调制器,输出信噪比会有明显改善。在实验中,通过计算我们发现在输入信号的带宽为 $6P/45$ 时得到的输出信号信噪比仍高达将近 70dB。当带宽进一步加宽大于 $6P/45$ 时,输出波形也开始出现较明显的失真。

图 7 输出信号波形图,信号的带宽为 $4P/45$, 抽样率为 8

系统的最大抽取率必须考虑低通滤波器的过渡带延伸,例如当低通滤波器选用基于 Kaiser 窗的 255 阶 FIR 构成, B 值为 10,过渡带约为 $0.024P$ 左右,阻带衰减为 90dB 左右。如要求抽取后过渡带内的无用信号不产生混叠,系统的最大抽取率只能是 $1/0.024 \approx 41$ 。对带宽为 $2P/900$ 的输入信号,255 阶 Kaiser 窗的 FIR($B=10$)的,过渡带加通带约为 $0.026P$ 左右,最大抽取率为 $1/0.026 \approx 38$ 。在仿真过程中为了接近实际情况,在过渡带里加入了不同频率($8P/900$ 、 $10P/900$ 、 $12P/900$ 、 $18P/900$)的噪声。图 8 是当输入信号带宽为 $2P/900$ 、抽样率为 38 时的输入信号和输出信号的频谱图比较。




图 8 抽取数为 38 时的频谱图

5 结论

考虑到如何用低比特位数的数字信号来表示某一输入信号具有较大的应用背景,本文借助于 2- Σ 调制器的设计方法,提出了一种改进型的调制器,可用于实现信号的低比特位数的等效表示。理论推导和仿真结果都表明,改进型调制器在低比特位数有效减少的同时,与传统的 2- Σ 调制相比,在量化噪声整形的性能上有一定改善。本文证明了改进型的高阶调制器是稳定的。由于调制器是非线性系统,特别是对高阶系统,其行为是十分复杂的,很难进行直观地最优化设计,因此本文给出的改进型调制器可能不是最优的。由于作者水平有限,也没能给出或证明最优的调制器。本文工作仅是在这一方面做了初步的探索,如能证明在某一条件下,存在着某一最小比特位数的数字信号,能够表示某一类特性的信号,将是很有意义的。

参考文献:

- [1] H Inose, Y Yasuda. A unity bit coding method by negative feedback [J]. Proc IEEE, 1963, 51: 1524-1535.
- [2] Orla Feely, Leon O Chua. The effect of integrator leak in 2 Σ modulation [J]. IEEE Transaction on Circuits and Systems, 1991, 38(11):
- [3] Rex T Baird, Terri S Fiez. Stability analysis of high order delta-sigma modulation for ADC [J]. IEEE Transactions on Circuits and systems 2: Analog and digital signal processing, 1994, 41(1):
- [4] 王雪生, 秦巍, 凌雯婷, 郑增钰. 一种新型的级联并行过采样 2- Σ 调制器结构 [J]. 电子学报, 2000, 28(2): 68-71.

作者简介:



于慧敏 男, 1963 年生于杭州, 1996 年于浙江大学获通信与电子系统专业博士学位, 现为浙江大学信息学院信息与电子工程学系副教授, 主要研究领域为信号处理、医用图像处理、通信技术。



刘圆圆 女, 1978 年生于湖北, 浙江大学信息学院信息与电子工程学系通信与信息系统专业硕士研究生, 主要研究领域为信号处理。