

# 反应离子刻蚀工艺中的充电效应

胡恒升, 张 敏

(中国科学院上海冶金研究所微电子学分部, 上海 200233)

**摘 要:** 本文阐述了反应离子刻蚀(RIE)工艺过程中充电效应产生的机理,认为它是由等离子体分布的不均匀性引起的,推导了等离子体充电电流的表达式.并根据等离子体充电前后  $Q_{bd}$  值的差异计算了等离子体充电过程中的隧穿电流密度.

**关键词:** 反应离子刻蚀; 等离子体不均匀; 充电效应

**中图分类号:** TN405.98<sup>+</sup>3

**文献标识码:** A

**文章编号:** 0372-2112(2000)11-0081-03

## Modeling for Charging Effect during RIE Processing

HU Heng-sheng, ZHANG Min

(Microelectronics Branch, Shanghai Institute of Metallurgy, Chinese Academy of Sciences, Shanghai 200233, China)

**Abstract:** In this paper, the mechanism for charging effect during RIE processing is discussed. It is thought to be caused by plasma nonuniformity, and an expression for plasma charging current is presented. The tunneling current density during plasma charging is calculated by comparing the difference of  $Q_{bd}$  before and after plasma charging.

**Key words:** RIE; plasma nonuniformity; charging effect

### 1 引言

随着集成电路线宽的不断减小,等离子体工艺对栅氧化层的损伤已经成为影响器件可靠性的主要问题之一<sup>[1~6]</sup>.许多研究表明充电效应(charging effect)是引起氧化层退化的主要原因<sup>[1~4]</sup>,然而在机理的阐述上以硅片放在射频阳极上的刻蚀机或去胶机中的等离子体工艺为主.本文从机理上讨论硅片放在射频阴极上的反应离子刻蚀(RIE)工艺中充电效应的成因,并计算了充电过程中产生的隧穿电流的电流密度.

### 2 RIE 工艺中等离子体充电模型

#### 2.1 RIE 刻蚀机中的等离子体电流

在 RIE 刻蚀机中,射频放电产生的等离子体与放在电极上的硅片之间会形成等离子体鞘层,鞘层电位差  $V_{sh} = V_p - V_f$ ,  $V_p$  是等离子体电位,  $V_f$  是硅片表面浮置电位.

根据 Bohm 模型,到达硅片的离子电流密度  $J_i = 0.6 \times qn_i u_B$ , 到达硅片的电子电流密度  $J_e = -0.25 \times qn_e u_e \exp(-qV_{sh}/kT_e)$ .  $q$  是电子电量,  $n_i$  是离子密度,  $n_e$  是电子密度,  $u_B = (kT_e/m_i)^{0.5}$  是 Bohm 速度,  $u_e = (8kT_e/m_e)^{0.5}$  是电子平均热运动速度,  $m_i$  是离子质量,  $m_e$  是电子质量,  $T_e$  是电子温度.

通常等离子体电流  $J_p$  表示为:

$$J_p = J_i + J_e = 0.6 \times qn_i u_B - 0.25 \times qn_e u_e \exp(-qV_{sh}/kT_e) \quad (1)$$

#### 2.2 均匀的等离子体

整个刻蚀系统的等效电容如图 1 所示,鞘层电容  $C_s$  和  $C_s$  与并联的栅氧化层电容  $C_g$  和场氧化层电容  $C_f$  以及隔直流电容  $C_b$  串联,射频电压在它们之间分配.将鞘层电容和氧化层电容视为平板电容,则有:  $C = A/d$ . 对于鞘层电容,  $\epsilon = 1 \times 10^{-14}$  F/cm; 对于氧化层电容,  $\epsilon = 3.9 \times 10^{-14}$  F/cm. 场氧化层电容和栅氧化层电容并联,场氧化层厚度为  $\mu\text{m}$  级,栅氧化层厚度为 10nm 级,而一般鞘层的厚度为 mm 级,所以射频电压主要降在鞘层上,栅氧化层上的压降很小.

当 RIE 刻蚀机内的等离子体在硅片表面均匀分布时,等离子体电势  $V_p$  表示为下面的公式:  $V_p(t) = \bar{V}_p + A \cos(\omega t)$ . 因为 MOS 电容氧化层而引起的栅极上的射频电压与衬底电极上的射频电压的差异很微小,所以  $V_f = V_{sub} + V_{ox} = V_{sub}$ ,  $V_{sh} = V_p - V_{sub}$ ,  $V_{sub}$  是衬底电位.在 RIE 刻蚀机中硅片放在射频阴极上,受直流自偏势  $V_{dc} (< 0)$  和射频电压的影响,  $V_{sub}$  比硅片放在射频阳极上的刻蚀机 ( $V_{sub} = 0$ ) 和去胶机 ( $V_{sub} = \text{某定值}$ ) 复杂,  $V_{sub} = V_{dc} + V_f \cos(\omega t)$ ,  $V_f$  是等离子体和悬浮电极之间的射频电压幅值.此时  $V_{sh} = V_p - V_{sub} = \bar{V}_p + A \cos(\omega t) - (V_{dc} + V_f \cos(\omega t))$ .

由式(1)可见离子电流  $J_i$  不随时间改变,而电子电流  $J_e$  只在  $\omega$  周期中等离子体电势  $V_{sh}$  最小时比较明显. MOS 电容在一个  $\omega$  周期内收集的电子电流和离子电流互相抵消,所以在在一个  $\omega$  周期内等离子体平均电流  $J_p$  为 0,则有:

$$0.6 \times qn_i u_B = 0.25 \times qn_e u_e \times \frac{1}{2} \exp \left[ \frac{q((V_{dc} - \bar{V}_p) + (V_f - A) \cos t)}{kT_e} \right] d(t) \quad (2)$$

### 2.3 不均匀的等离子体

如果 RIE 装置内的等离子体电位随位置不同而改变,则等离子体电位  $V_p$  表示为:  $V_p(r, t) = \bar{V}_p(r) + A \cos(t)$ ,  $r$  表示径向。这可能由于入射气体的不均匀或者不均匀的 RF 电流引起。在刻蚀刚开始时,由于多晶硅依然是一个整体,栅极表面电位  $V_f$  是一样的,表面电流的流动抵消了由等离子体电位差异导致的局部栅极表面电荷的积累。所有 MOS 电容的衬底电位也都是一样的,此时栅极表面电位  $V_f$  高出电极电位  $V_{sub}$  不多,氧化层电场不明显。

当 MOS 电容被刻成单个器件以后,硅片表面不同位置 MOS 电容的栅极表面电位  $V_f$  可以不同。由于  $V_f$  远小于  $V_p$ , 电子电流受到反方向电场的作用而减少,离子电流是不变的,导致该处正电荷的积累,抬高表面电位  $V_f$ ,在氧化层上产生压降,导致局部充电现象。此时氧化层上压降  $V_{ox} = V_f - V_{sub}$ ,  $V_{sh} = V_p - V_{ox} - V_{sub}$ , 则净等离子体充电电流为:

$$J_p = J_i - J_e = 0.6 \times qn_i u_B - 0.25 \times qn_e u_e \times \frac{1}{2} \exp \left[ \frac{q((V_{dc} + V_{ox} - \bar{V}_p) + (V_f - A) \cos t)}{kT_e} \right] d(t)$$

当  $V_{ox}$  增加到一定值,会产生 Fowler-Nordheim (F-N) 隧穿电流。

此时,可得等离子体充电电流为:

$$J_p = J_i - J_e = J_i - 0.25 \times qn_e u_e \times \frac{1}{2} \exp \left[ \frac{q((V_{dc} - \bar{V}_p) + (V_f - A) \cos t) + (V_{ox} - \bar{V}_p)}{kT_e} \right] d(t) \\ = J_i \left( 1 - \exp \left[ \frac{V_{ox} - \bar{V}_p}{kT_e} \right] \right) \quad (3)$$




图1 等离子体刻蚀系统 图2 MOS 电容示意图的等效电路




图3  $Q_{bd}$  随 MOS 电容位置变化的关系




图4 在硅片中心处 MOS 电容  $Q_{bd}$  随天线比的变化关系




图5  $Q_{bd}$  随电流密度变化的关系

$\bar{V}_p = \bar{V}_p - \bar{V}_p$  (电子电流和离子电流平衡时的值)。

F-N 隧穿电流在穿过薄氧化层时,载流子为电场加速获得一定的动能。载流子为晶格散射,会在氧化层中或 Si-SiO<sub>2</sub> 界面释放能量,造成 Si-O 键的断裂,产生陷阱,导致氧化层的损伤。这就是等离子体充电损伤的原因所在。当栅极收集的净充电电流  $I_{充电}$  等于隧穿电流  $I_{FN}$  时,达到稳态。

根据以上的讨论可见:(1)当 RIE 装置中等离子体分布在硅片表面不均匀时,会产生充电效应;(2)充电效应发生在不均匀等离子体与单个器件天线表面接触的阶段,如过刻蚀阶段。

### 3 样品的设计、制备及实验

在大功率条件下,等离子体放电产生的离子轰击 Si-SiO<sub>2</sub> 界面会产生界面陷阱电荷;而且也会造成硅衬底的晶格损伤,这同样会增加 MOS 电容的界面态密度。为了避免离子的轰击,实验制备 MOS 电容的多晶硅栅极完全覆盖栅氧化层并延伸至场氧化层上形成天线,如图 2 所示。同时也排除了紫外线辐射对栅氧化层的损伤。用于研究等离子体过程中,多晶硅表面收集电荷对氧化层质量的影响。MOS 电容的栅氧化层面积为  $10 \times 10 \mu\text{m}^2$ ,多晶硅的天线比为 100、500、12000。带天线结构的 MOS 电容可以放大充电效应。天线比  $R$  定义为多晶硅面积/栅氧化层面积。当充电电流  $I_{充电} =$  隧穿电流  $I_{FN}$  时有:

$$J_p \times R = A \left( \frac{V_{ox}}{d_{ox}} \right)^2 \exp \left( - \frac{B d_{ox}}{V_{ox}} \right) \quad (4)$$

$d_{ox}$  是氧化层厚度,  $A = 20 \mu\text{A}/\text{V}^2$ ,  $B = 240 \text{MV}/\text{cm}$ 。

可见收集电荷的多晶硅面积增大,会导致隧穿电流密度增大,对氧化层造成的损伤增加,这就是天线效应。

实验用 MOS 电容制备在电阻率为  $2 \sim 7 \Omega \cdot \text{cm}$  的 4 寸 N 型 (100) 面硅片上。用 LOCOS 隔离有源区,场氧厚度为 900nm。在 950 °C 干法生长栅氧化层,厚度为 13nm。多晶硅淀积后,用 POCl<sub>3</sub> 进行掺杂。通过 RIE 刻蚀机刻蚀多晶硅。等离子体去胶后在 RIE 刻蚀机中 He 等离子体暴露 130s,功率为 600W,压力为 2Torr,流量为 100sccm。

击穿电量  $Q_{bd}$  (charge to breakdown) 的大小反映了氧化层的质量,因此被用于评估充电效应造成的损伤。用恒电流 TD-DB (time dependent dielectric breakdown) 测量  $Q_{bd}$  值<sup>[7]</sup>。测试时的电流密度  $J$  均为  $0.2 \text{A}/\text{cm}^2$ ,栅压为正。测试仪器为 HP4145A 半导体参数测试仪。

## 4 结果与讨论

等离子体刻蚀和去胶后,以电流密度  $J = 0.2 \text{ A/cm}^2$  测得各种天线比 MOS 电容的  $Q_{bd}$  均在  $33 \text{ C/cm}^2$  左右,可见等离子体刻蚀与等离子体去胶过程中没有充电效应发生或者可以忽略,在以下的计算中均以  $33 \text{ C/cm}^2$  计.图 3 给出正常刻蚀后在 He 等离子体中暴露 130s 所得到的  $Q_{bd}$  随 MOS 电容在硅片上位置变化的关系. MOS 电容的天线比  $R$  为 100 和 500. 由图可见在硅片中心区域的 MOS 电容的  $Q_{bd}$  要小于边缘区域的  $Q_{bd}$ , 而边缘区域的  $Q_{bd}$  大小近似等于 He 等离子体暴露前的  $Q_{bd}$ ,  $Q_{bd}$  逆径向减小. 由于多晶硅完全覆盖栅氧化层,排除了离子轰击和射线辐射对栅氧化层质量的影响,则中心区域  $Q_{bd}$  的减小是充电效应导致的. 这表明 RIE 装置中等离子体分布是不均匀的. 图 4 给出在 He 等离子体中暴露所得到的  $Q_{bd}$  随多晶硅天线比的变化关系,可见  $Q_{bd}$  值随多晶硅面积增加而迅速变小,当天线比达到 12000 时,则已经导致击穿.

虽然氧化层击穿时的  $Q_{bd}$  值会随电流密度不同而改变,但是击穿时的陷阱密度是一个定值  $N_{bd} (1/\text{cm}^3)^{[8]}$ . 所以经过等离子体暴露后再通过 TDDb 测试击穿的 MOS 电容氧化层的  $N_{bd}$  可以看成是由两部分组成的:等离子体充电产生的陷阱密度  $N_{\text{等离子体}}$  和随后恒电流测试产生的陷阱密度  $N_{\text{测试}}$  见式(7). 为了简化问题,假设等离子体充电过程中的隧穿电流也是恒电流. 对于恒电流 TDDb,每个单位时间内通过的电流造成的损伤可以认为是相等的,那么在等离子体暴露过程中由隧穿电流  $J_1$  在暴露时间  $t_1$  内产生的陷阱密度可以通过测试时的恒电流密度  $J_2$  在  $t_2$  时间内来产生. 设电流密度  $J_1$  在单位时间内产生的缺陷为  $N_{J1}$ , 电流密度  $J_2$  在单位时间内产生的缺陷为  $N_{J2}$ . 从而可以通过等离子体暴露前后  $Q_{bd}$  值的差异推算等离子体暴露过程中的等效隧穿电流密度. 有下列等式成立:

$$Q_{(bd)} = J \times t_{(bd)} \quad (5)$$

$$Q_{bd} = 22.55 - 14.95 \log_{10} J \quad (6)$$

$$N_{bd} = N_{J1} \times t_{bd1} = N_{J2} \times t_{bd2} = N_{\text{等离子体}} + N_{\text{测试}} \quad (7)$$

$$N_{\text{等离子体}} = N_{J1} \times t_1 = N_{J2} \times t_2 \quad (8)$$

式(5)适用于恒电流条件下,式(6)表示图 5 的实验拟合曲线. 以电流密度  $0.2 \text{ A/cm}^2$  测得等离子体暴露前后  $Q_{bd}$  的差值  $Q$ ,  $Q$  所代表的陷阱密度就是等离子体充电所产生的陷阱密度  $N_{\text{等离子体}}$ . 该密度的陷阱在 130s 时间内造成. 根据式(5),由  $Q$  可以得到电流密度  $0.2 \text{ A/cm}^2$  下通过电流的时间  $t_2$ , 击穿时间  $t_{bd2} (J = 0.2 \text{ A/cm}^2)$  由  $Q_{bd}$  推算.  $t_1$  已知为 130s. 由式(7), (8)可以求出等效等离子体充电电流密度下的击穿时间  $t_{bd1}$ . 再与式(5)、(6)联立求解,可以推算 130s 暴露过程中的等效等离子体充电电流. 由上述算法,根据图 3,可算得  $r = 0.5 \text{ cm}$  和  $r = 2 \text{ cm}$  处的  $R = 100$  和  $R = 500$  的 MOS 电容的等效 FN 电流密度和  $V_{ox}$ , 见表 1. 可见天线效应确实导致大的 FN 电流. 此时的根据式(4),分别算出等离子体充电电流  $J_p$  见表 1. 虽然在同一位置  $J_i$  一定,  $\bar{V}_p$  一定,但是由于  $V_{ox}$  的不同,仍然会导致  $J_p$  的不同. 根据式(3),算得此时的  $J_i$  为如下值:

$$J_i = \frac{\exp\left(\frac{V_{ox}(R=500) - V_{ox}(R=100)}{kT_e}\right) J_p(R=100) - J_p(R=500)}{\exp\left(\frac{V_{ox}(R=500) - V_{ox}(R=100)}{kT_e}\right) - 1} \quad (9)$$

代入数值,并取  $T_e = 4 \text{ eV}$ , 可得  $J_i$  见表 1.

由于等离子体分布不均匀,则离子和电子的密度分布也是不均匀的.

表 1  $R = 100, 500$  两种天线比的相关参数计算结果

|  | $R = 100$<br>( $r = 0.5 \text{ cm}$ ) | $R = 500$<br>( $r = 0.5 \text{ cm}$ ) | $R = 100$<br>( $r = 2 \text{ cm}$ ) | $R = 500$<br>( $r = 2 \text{ cm}$ ) |
|--|---------------------------------------|---------------------------------------|-------------------------------------|-------------------------------------|
| $J_{FN}$<br>( $\text{A/cm}^2$ )                    | 0.084                                 | 0.231                                 | 0.0378                              | 0.092                               |
| $V_{ox}$ (V)                                       | 13.05                                 | 13.59                                 | 12.66                               | 13.1                                |
| $J_p$<br>( $\text{mA/cm}^2$ )                      | 0.84                                  | 0.462                                 | 0.378                               | 0.184                               |
| $J_i (T_e = 4 \text{ eV})$<br>( $\text{mA/cm}^2$ ) | 3.46                                  |                                       | 2.05                                |                                     |

设在  $r = 0.5 \text{ cm}$  处, 相对于  $\bar{V}_p$  的变化量为  $\bar{V}_{p1}$ , 在  $r = 2 \text{ cm}$  处, 相对于  $\bar{V}_p$  的变化量为  $\bar{V}_{p2}$ . 根据式(3), 代入  $R = 100$  时两个位置的  $V_{ox}$ , 经计算可得,  $\bar{V}_{p1} - \bar{V}_{p2} = 0.7 \text{ V}$  (代入  $R = 500$  的数据结果相同). 再次验证了本模型的可信度. 同时也验证了中心区域等离子体电位高, 沿径向减小.

而在距离硅片中心  $2 \text{ cm}$  以外的区域, 没有表现出充电效应, 由等离子体分布不均匀引起的隧穿电流不明显.

## 5 结论

本文从机理上阐述了 RIE 工艺中充电效应的成因, 认为由等离子体的不均匀性引起, 推导了充电电流的表达式, 并计算了充电过程中隧穿电流密度.

### 作者简介:



胡恒升 1973 年出生, 1995 年毕业于上海交通大学, 2000 年获中国科学院上海冶金研究所微电子学分部博士学位, 主要从事集成电路工艺和可靠性方面的研究. 现在上海华虹集团公司工作.

张敏 研究员, 博士生导师, 领导并完成了多项国家重点科技攻关项目和上海冶金研究所微电子学分部的集成电路生产、产品开发工作, 创建了上海微电子国家工程研究中心. 主要从事集成电路工艺和设计, 半导体器件模型等方面的研究.

### 参考文献:

- [1] Y. D. Chan, Jpn. J. Appl. Phys., pt1, 1994, 33(7B): 4458.
- [2] H. Shin, C.-C. King, T. Horiuchi, and C. Hu. IEEE Electron Device Lett., 1991, 12(8): 404.

(下转第 67 页)

耗、导频搜索窗宽度、系统切换参数以及移动信道的阴影衰落等有关。在对导频相位防护隔离度均值和方差分析的基础上,得出了实际 CDMA 系统中系统参数  $PN_{\text{INC}}$  的取值,并对实际系统中小区的复用作了详细讨论,提出了一种实际系统中可行的短码相偏指数分配方案。同时指出,这种短码相偏指数分配方案在系统参数  $S_{\text{rch WIN}}$  不大于 13chips 时,在系统设计上可以消除所谓同相偏导频干扰。

#### 参考文献

- [1] A.J. Viterbi 著(李世鹤,鲍钢,彭容译)[M]. CDMA 扩频通信原理. 北京:人民邮电出版社,1996
- [2] TIA/EIA Interim Standard TIA/EIA/IS-95. Mobile station-base station compatibility standard for dual mode wideband spread spectrum cellular system[S]. Telecommunication Industry Association, July, 1993.
- [3] 胡健栋,龙必起等. 码分多址与个人通信[M]. 北京:人民邮电出版社,1996.
- [4] Jin Yang, Derek Bao and MO Ali (Airtouch Cellular). PN offset planning in IS-95 based CDMA system[C]. 1997 IEEE 47<sup>th</sup> Vehicular Technology Conference, May 4-7, 1997.
- [5] A.J. Viterbi. CDMA Principles of Spread Spectrum Communication [M]. Addison-Wesley Publishing Company, 1994.
- [6] 北京电信长城移动通信有限责任公司技术部[R]. 关于 PN 短码相位分配. 1998 年 8 月.

- [7] 王玉孝. 概率论与随机过程[M]. 北京:北京邮电学院数学第一教研室, 1993
- [8] 张厥盛, 邬国扬. 移动通信技术[M]. 西安:西安电子科技大学出版社, 1989.

#### 作者简介:



**曹华俊** 1969 年出生, 1992 年获西安电子科技大学通信工程专业工学学士学位, 1997 年获北京邮电大学信号与信息处理专业硕士学位, 现为北京电信长城移动通信有限责任公司技术部工程师, 主要从事 CDMA 移动通信系统网络优化等方面的工作。



**吴伟陵** 1938 年出生, 1961 年毕业于北京邮电学院无线电系, 现任北京邮电大学教授、博士生导师、国家自然科学基金委学科评审组成员、中国电子学会信息论分会主任委员。

(上接第 83 页)

- [3] S. Fang, S. Murakawa, and J. P. McVittie. IEEE Trans. Electron Devices, 1994, 41(10):1848.
- [4] H. Shin, C.-C. King, T. Horiuchi, and C. Hu. IEEE Int. Reliab. Phys. Symp., 1992:37
- [5] S. Ma and J. McVittie, SRC pub. C94588, 1994.
- [6] T. Gu, M. Okandan, O. O. Awadelkarim, S. J. Fonash, J. F. Rembetski, P. Aum, and Y. D. Chan. IEEE Electron Device Lett., 1994, 15(2):48-50.
- [7] E. Harari. J. Appl. Phys., 1973, 49:2478.
- [8] Robin Degraeve, Guido Groeseneken, Rudi Bellens, Jean LUC Ogier, Michel Depas, Philippe J. Roussel and Herman E. Maes. IEEE Trans. Electron Devices, 1998, 45(4):904.