

并行计算的全通数字滤波器结构

徐 红¹, 黄朝耿², 宋洪波², 周志光², 李 刚¹

(1. 浙江工业大学信息工程学院, 浙江杭州 310023; 2. 浙江财经大学信息学院, 浙江杭州 310018)

摘 要: 本文提出了两类并行计算的全通数字滤波器结构, 并通过状态空间分析方法论述了并行处理的原理. 通过舍入噪声分析, 给出了噪声增益的表达式, 对于一个 N 阶全通滤波器, 其舍入噪声增益为 $4N$. 数值算例验证了所提结构的性能, 同时, 由于其具备并行处理的能力, 更加适合高吞吐量的系统实现.

关键词: 数字滤波器; 并行计算; 滤波器结构; 舍入噪声增益; 有限字长

中图分类号: TN713 **文献标识码:** A **文章编号:** 0372-2112 (2015)10-2034-06

电子学报 URL: <http://www.ejournal.org.cn> **DOI:** 10.3969/j.issn.0372-2112.2015.10.023

Parallel Computing for Allpass Digital Filter Structures

XU Hong¹, HUANG Chao-geng², SONG Hong-bo², ZHOU Zhi-guang², LI Gang¹

(1. College of Information Engineering, Zhejiang University of Technology, Hangzhou, Zhejiang 310023, China;

2. School of Information, Zhejiang University of Finance & Economics, Hangzhou, Zhejiang 310018, China)

Abstract: Two classes of parallel computing digital filter structures for allpass systems are proposed. Based on the state-space approach, the principle of parallel processing is derived. The expression of roundoff noise gain for the proposed structures is obtained. For an N th order allpass digital filter, it yields a roundoff noise gain of $4N$ if it is realized using anyone of our proposed structures. A numerical example is presented to verify the performance and implementation complexity of the proposed structures. Compared with several traditional filter structures, it is much more efficient and high-throughput for real-time implementation due to the parallel processing.

Key words: digital filters; parallel computing; filter structure; roundoff noise gain; finite word length

1 引言

数字滤波器在数字信号处理的各种应用领域中发挥着十分重要的作用, 包括航空航天、通信工程等. 然而, 由于数字(电子)器件的有限字长限制(Finite Word Length, FWL), 使得已经设计好的数字滤波器的性能大大降低. 应当指出, 不同的实现方式(结构)具有不同的数值特性(Numerical Property). 数字滤波器的实现方式是近五十年来信号处理领域研究的热点之一^[1~6].

众所周知, Mullis, Roberts^[7]和 Hwang^[8]分别于 1976 年和 1977 年提出了所谓的最佳舍入噪声增益结构. 研究者们利用状态空间结构存在无数种等价实现的特性, 当输入信号为高斯白噪声时, 以状态变量的方差为单位 1 作为约束条件最小化舍入噪声增益, 从而得到最佳舍入噪声增益结构. 格型结构^[9~15]是另一类应用非常广

泛的数字滤波器结构, 包括系统、语音合成、谱估计等. 非常著名的归一化格型结构在具有非常低的舍入噪声增益的同时, 其系数具有很低的灵敏度. 然而, 需要指出的是, 对于一个 N 阶数字滤波器, 上文提到的最佳舍入噪声增益结构和归一化格型结构分别含有 $(N+1)^2$ 和 $5N+1$ 个乘法器.

全通滤波器因其仅改变输入信号的相位而保持幅度不变的特性被应用于一些特定的场合. 同时, 其本身零极点成对(如果是复数, 则为共轭对)的特点往往具有良好的 FWL 特性. 对于一些特定的数字滤波器, 如巴特沃斯、切比雪夫、椭圆滤波器等, 可以分解为两个全通滤波器之和^[16]. 在这种情况下, 实现滤波器所需的乘法器个数较直接实现可减少将近一半, 大大降低滤波器的实现复杂度, 因而得到了广泛应用. 本文将应用文献^[16]的成果, 对每一个全通滤波器采用高鲁棒性的数字滤波

器实现,不仅降低了整体实现复杂度,而且提高了性能。

除需考虑 FWL 效应外,并行处理设计也是滤波器设计与实现中另一重要考虑因素,尤其是基于 VLSI 的高吞吐量低功耗数字滤波器设计^[17~19].传统的并行设计往往是采用阵列处理机(Array Processor),但由于需要增加额外延时单元而降低了系统的吞吐量.文献[20]提出了一类新的格型滤波器结构,通过延时器的交错放置实现并行处理,其最大特点是不增加延时器个数.基于以上思想,本文将基于一类海森伯格实现(Hessenberg-based Realization),提出一种并行处理的海森伯格全通滤波器.

2 背景知识

2.1 状态空间实现

对于一个 N 阶 IIR 数字滤波器 $H(z)$:

$$H(z) = \frac{b_0 + b_1 z^{-1} + \cdots + b_N z^{-N}}{1 + a_1 z^{-1} + \cdots + a_N z^{-N}} \triangleq \frac{B(z)}{A(z)} \quad (1)$$

可被以下状态空间(State-space)方程实现:

$$\begin{cases} x(n+1) = Ax(n) + Bu(n) \\ y(n) = Cx(n) + du(n) \end{cases} \quad (2)$$

其中 $u(n)$ 和 $y(n)$ 分别为滤波器的输入和输出, (A, B, C, d) 称为滤波器的状态空间实现,其中 $A \in R^{N \times N}$, $B \in R^{N \times 1}$, $C \in R^{1 \times N}$, $d \in R$ 是常数矩阵或向量,满足

$$H(z) = d + C(zI - A)^{-1}B \quad (3)$$

其中, I 是维数为 N 的单位矩阵.

由文献[2]可知,状态空间实现 (A, B, C, d) 可以通过相似变换由一个初始实现 (A_0, B_0, C_0, d) 变换得到:

$$A = T^{-1}A_0T, B = T^{-1}B_0, C = C_0T \quad (4)$$

其中, $T \in R^{N \times N}$ 为非奇异矩阵,被称为相似矩阵.

可控和可观格莱姆矩阵分别用以下李雅普诺夫等式(Lyapounov Equations)得到:

$$\begin{cases} W_c = AW_cA^T + BB^T \\ W_o = A^T W_o A + C^T C \end{cases} \quad (5)$$

这里, T 表示转置操作.

如果 $W_c = W_o$, 则称该实现为平衡实现.

如果 W_c 为单位矩阵, 即 $W_c = I$, 则称该实现为输入平衡实现.

2.2 舍入噪声增益

实际实现过程中信号 $s(n)$ 必须被量化器 $q[\cdot]$ 量化, 相应的舍入噪声定义为 $q[s(n)] - s(n)$. 为便于分析, 舍入噪声往往被看作独立的高斯白噪声, 即满足均值为零, 方差为常数 σ_0^2 . 如果 N 阶数字滤波器用式(2)的状态空间实现, 则由于量化误差而导致的输出误差

的方差 $\sigma_{\Delta y}^2$ 为^[2]:

$$\sigma_{\Delta y}^2 = [\text{tr}(W_o \mathcal{T}) + m_{N+1}] \sigma_0^2$$

这里, $\text{tr}(\cdot)$ 表示矩阵的迹运算, $\mathcal{T} = \text{diag}(m_1, \cdots, m_k, \cdots, m_N)$, 而 m_k 为矩阵 $[A \ B]$ 第 k 行中含有系统参数的个数, $k = 1, 2, \cdots, N$, m_{N+1} 为向量 $[C \ d]$ 中含有系统参数的个数. 那么, 舍入噪声增益为:

$$G \triangleq \frac{\sigma_{\Delta y}^2}{\sigma_0^2} = \text{tr}(W_o \mathcal{T}) + m_{N+1} \quad (6)$$

对于最佳舍入噪声实现的优化问题可以归纳为在实现集合 S_H 中寻找具有最小舍入噪声增益 G 的实现, 即:

$$\min_{(A, B, C, d) \in S_H} G \quad (7)$$

相应的舍入噪声增益为:

$$G_{\text{MRH}} = \left[1 + \frac{1}{N} \left(\sum_{l=1}^N \sigma_l \right)^2 \right] (N+1) \quad (8)$$

其中, $\{\sigma_l\}$ 是滤波器的汉克尔奇异值(Hankel Singular Value), 而 σ_l 为矩阵 $W_c W_o$ 第 l 个特征值的均方根.

对于输入平衡实现, 相应的舍入噪声增益为:

$$G_{\text{IB}} = [\text{tr}(W_o) + 1] (N+1) \quad (9)$$

需要特别指出的是, 对于 N 阶的全通滤波器, 最佳舍入噪声增益实现和输入平衡实现的舍入噪声增益为:

$$G_{\text{MRH}}^{\text{AP}} = G_{\text{IB}}^{\text{AP}} = (N+1)^2 \quad (10)$$

3 并行计算的全通滤波器

文献[21]提出了一种基于 Hessenberg 结构的输入平衡实现 (A, B, C, d) , 记为 S_{HB} , 可表示为:

$$\begin{cases} A = \begin{bmatrix} \cos \phi_1 & 0 & \cdots & 0 \\ 0 & 1 & \cdots & 0 \\ \vdots & \vdots & \ddots & \vdots \\ 0 & 0 & \cdots & 1 \end{bmatrix} Q \triangleq Q_1 Q \\ B = [-\sin \phi_1 \quad 0 \quad \cdots \quad 0]^T \end{cases} \quad (11)$$

其中, C 和 d 分别只包含一个参数, $|\phi_k| < \pi/2$, $Q \triangleq Q_2 Q_3 \cdots Q_N$, Q_k 是 Givens 矩阵(第 $(k-1, k)$ 个元素为 $\sin \phi_k$):

$$Q_k \triangleq \begin{bmatrix} 1 & & & & \\ & \ddots & & & \\ & & 1 & & \\ & & & \cos \phi_k & \sin \phi_k \\ & & & -\sin \phi_k & \cos \phi_k \\ & & & & & 1 & \\ & & & & & & \ddots & \\ & & & & & & & 1 \end{bmatrix} \quad (12)$$

图 1 给出了相应的滤波器实现结构.

全通滤波器的归一化格型结构实现的结构示意图

如图 2 所示^[22].

由图 1 和图 2 可知,实现全通滤波器的两种不同结构实质上互为转置,具有类似的 FWL 特性.然而,这两种结构的实现都是非并行的,不利于高吞吐量的 VLSI

实现.接下来的部分,我们将改进上述的两种实现结构,使其并行运算.为方便论述,以图 1 所示的结构进行详细分析.




图1 基于Hessenberg的全通滤波器实现结构




图2 全通滤波器的归一化格型结构实现

从图 1 可以看出,结构由 N 个相同的模块级联而成.第 m 个模块可表示为如图 3 所示.

根据图 3, $f_m(n)$ 和 $b_m(n)$ 分别表示其前向信号和后向信号.定义 $F_m(z)$, $B_m(z)$ 和 $U(z)$ 分别为 $f_m(n)$, $b_m(n)$ 和 $u(n)$ 的 z 变换.则 $F_{m+1}(z)$, $B_{m+1}(z)$ 和 $F_m(z)$, $B_m(z)$ 之间的关系可表示如下:

$$\begin{bmatrix} F_{m+1}(z) \\ B_{m+1}(z) \end{bmatrix} = \frac{1}{\beta_m} \begin{bmatrix} -z^{-1} & \alpha_m z^{-1} \\ \beta_m & 1 \end{bmatrix} \begin{bmatrix} F_m(z) \\ B_m(z) \end{bmatrix} \\ = \frac{1}{\beta_m} \begin{bmatrix} z^{-1} & 0 \\ 0 & 1 \end{bmatrix} \begin{bmatrix} -1 & \alpha_m \\ -\alpha_m & 1 \end{bmatrix} \begin{bmatrix} F_m(z) \\ B_m(z) \end{bmatrix} \quad (13)$$

其中, $m = 1, 2, \dots, N$, $\alpha_m \triangleq \cos \phi_m$ 和 $\beta_m \triangleq \sin \phi_m$.




图3 图1中第 m 个模块的结构示意图

若把如图 3 所示的延时器从前向信号支路上移到后向信号支路上,如图 4 所示,则式(13)可用式(14)替代:

$$\begin{bmatrix} \hat{F}_{m+1}(z) \\ \hat{B}_{m+1}(z) \end{bmatrix} = \frac{1}{\beta_m} \begin{bmatrix} -1 & \alpha_m \\ \beta_m & z \end{bmatrix} \begin{bmatrix} \hat{F}_m(z) \\ \hat{B}_m(z) \end{bmatrix} \\ = \frac{z}{\beta_m} \begin{bmatrix} z^{-1} & 0 \\ 0 & 1 \end{bmatrix} \begin{bmatrix} -1 & \alpha_m \\ -\alpha_m & 1 \end{bmatrix} \begin{bmatrix} \hat{F}_m(z) \\ \hat{B}_m(z) \end{bmatrix} \quad (14)$$

对比式(13)和式(14),我们发现把延时器从前向支路移到后向支路上并不改变两端信号间的传递函数.

基于上述推导,我们将通过改变延时器的放置位置来提高结构的并行处理能力.一种并行处理的设计方法就是错位放置延时器的位置,见图 5(图 2 的结构也可做类似的处理),详细的并行处理分析见下一部分.




图4 式(14)对应的结构示意图

4 状态空间分析和性能分析

在本节,我们将从状态空间的分析方法入手介绍新结构的并行原理,同时分析结构的舍入噪声增益.

4.1 状态空间法分析

为方便论述,所提的并行处理结构命名为 (A_p, B_p, C_p, d) .根据图 5 所示的信号流图可直接给出状态更新方程(假定 $N = 4$):

$$\begin{cases} A_p = \begin{bmatrix} \alpha_1 \alpha_2 & \alpha_1 \beta_2 & 0 & 0 \\ -\alpha_3 \beta_2 & \alpha_2 \alpha_3 & \alpha_4 \beta_3 & \beta_3 \beta_4 \\ \beta_2 \beta_3 & -\alpha_2 \beta_3 & \alpha_3 \alpha_4 & \alpha_3 \beta_4 \\ 0 & 0 & -\beta_4 & \alpha_4 \end{bmatrix} \\ B_p = [-\beta_1 \quad 0 \quad 0 \quad 0]^T \end{cases}$$

这里, α_m 和 β_m 的定义同式(13).

通过因式分解, A_p 可被分解为一系列稀疏的矩阵之积,即




图5 图1对应的并行处理结构

$$A_p = \begin{bmatrix} \alpha_1 & 0 & 0 & 0 \\ 0 & 1 & 0 & 0 \\ 0 & 0 & 1 & 0 \\ 0 & 0 & 0 & 1 \end{bmatrix} \begin{bmatrix} 1 & 0 & 0 & 0 \\ 0 & \alpha_3 & \beta_3 & 0 \\ 0 & -\beta_3 & \alpha_3 & 0 \\ 0 & 0 & 0 & 1 \end{bmatrix} \\ = \begin{bmatrix} \alpha_2 & \beta_2 & 0 & 0 \\ -\beta_2 & \alpha_2 & 0 & 0 \\ 0 & 0 & 1 & 0 \\ 0 & 0 & 0 & 1 \end{bmatrix} \begin{bmatrix} 1 & 0 & 0 & 0 \\ 0 & 1 & 0 & 0 \\ 0 & 0 & \alpha_4 & \beta_4 \\ 0 & 0 & -\beta_4 & \alpha_4 \end{bmatrix} \\ = \mathbf{Q}_1 \mathbf{Q}_3 \mathbf{Q}_2 \mathbf{Q}_4 \quad (15)$$

其中, $\mathbf{Q}_k, k=1,2,3,4$ 的定义同式(11)和式(12)。

对于 Hessenberg 结构,因为 \mathbf{Q}_k 正交,且 \mathbf{Q}_i 和 \mathbf{Q}_{i+1} 存在重叠的旋转平面(Plane Rotation),所以状态变量的更新($\mathbf{A} = \mathbf{Q}_1 \mathbf{Q}_2 \mathbf{Q}_3 \mathbf{Q}_4$)不存在并行计算.然而对于所提结构, \mathbf{Q}_i 和 \mathbf{Q}_{i+2} 不在同一旋转平面上,故状态变量的更新可并行处理.具体地:对于 $A_p = \mathbf{Q}_1 \mathbf{Q}_3 \mathbf{Q}_2 \mathbf{Q}_4$,因为 \mathbf{Q}_2 和 \mathbf{Q}_4 不在同一旋转平面,则其与状态变量的相乘是独立的,即:

$$\begin{bmatrix} \alpha_2 & \beta_2 \\ -\beta_2 & \alpha_2 \end{bmatrix} \begin{bmatrix} x_1 \\ x_2 \end{bmatrix}, \begin{bmatrix} \alpha_4 & \beta_4 \\ -\beta_4 & \alpha_4 \end{bmatrix} \begin{bmatrix} x_3 \\ x_4 \end{bmatrix} \quad (16)$$

其中, $\mathbf{x} \triangleq [x_1 x_2 x_3 x_4]^T$ 表示状态向量.显然,式(16)表征的两个计算可并行处理, $\mathbf{Q}_1 \mathbf{Q}_3 \mathbf{x}$ 的计算也具有同样的并行性.当获得 $\mathbf{Q}_2 \mathbf{Q}_4 \mathbf{x}$ 后,计算剩下的 $\mathbf{Q}_1 \mathbf{Q}_3$ 部分完成整个状态变量的更新.

基于上述论述,可以推广到 N 阶数字滤波器.对于一个 N 阶滤波器,式(15)变为:

$$A_p = \mathbf{Q}_1 \mathbf{Q}_3 \mathbf{Q}_5 \cdots \mathbf{Q}_{N-1} \mathbf{Q}_2 \mathbf{Q}_4 \mathbf{Q}_6 \cdots \mathbf{Q}_N \quad (17)$$

其中,

$$\mathbf{Q}_1 = \begin{bmatrix} \alpha_1 & 0 \\ 0 & \mathbf{I}_{N-1} \end{bmatrix}, \mathbf{Q}_i = \begin{bmatrix} \mathbf{I}_{i-2} & 0 & 0 \\ 0 & \mathbf{U}_i & 0 \\ 0 & 0 & \mathbf{I}_{N-i} \end{bmatrix}, \\ \mathbf{U}_i = \begin{bmatrix} \alpha_i & \beta_i \\ -\beta_i & \alpha_i \end{bmatrix} \quad (18)$$

这里, \mathbf{I}_m 表示维数为 m 的单位阵.

显然,式(17)是式(15)的推广形式.当状态向量更新时,计算可分为 $\mathbf{Q}_1 \mathbf{Q}_3 \mathbf{Q}_5 \cdots \mathbf{Q}_{N-1}$ 和 $\mathbf{Q}_2 \mathbf{Q}_4 \mathbf{Q}_6 \cdots \mathbf{Q}_N$ 两部分,每部分均可并行处理,大大地提高了系统的吞吐量.

4.2 性能分析

根据文献[21],全通滤波器采用 S_{HB} 实现时,其舍入噪声增益为 $G_{HB} = 4N$.而 S_{HB} 结构与所提结构的区别在于系统矩阵,因此要计算所提结构的舍入噪声增益,只需分析系统矩阵 A_p .

对于 S_{HB} ,文献[21]给出了 $\mathbf{Q}_{N-k+2}, k=2,3,\cdots,N$ 的舍入噪声增益表达式:

$$G_{Q_{N-k+2}} = \text{tr}(\mathbf{P}_k^T \mathbf{W}_o \mathbf{P}_k \mathbf{V}_k + \mathbf{R}_k^T \mathbf{R}_k \mathbf{V}_k) = 4 \quad (19)$$

其中,

$$\mathbf{W}_o = \mathbf{I}, \mathbf{P}_k \triangleq \prod_{m=1}^{N-k+1} \mathbf{Q}_m, \\ \mathbf{R}_k \triangleq \begin{cases} \mathbf{C}_p, & k = N \\ \mathbf{C}_p \prod_{m=2}^{N-k+1} \mathbf{Q}_m, & k \neq N \end{cases}$$

和 $\mathbf{V}_k = 2(\mathbf{v}_{m-1} \mathbf{v}_{m-1}^T + \mathbf{v}_m \mathbf{v}_m^T), m = N - k + 2$.

这里, \mathbf{v}_k 为单位阵的第 k 列.

对于所提结构,依据文献[21]的分析方法, \mathbf{Q}_{N-k+2} 的数学表达式不变,但 \mathbf{P}_k 和 \mathbf{R}_k 分别变为 $\hat{\mathbf{P}}_k$ 和 $\hat{\mathbf{R}}_k$,表示为:

$$\hat{\mathbf{P}}_k \triangleq \begin{cases} \mathbf{Q}_1 \mathbf{Q}_3 \cdots \mathbf{Q}_{k-2}, & k \text{ 为奇数} \\ \mathbf{Q}_1 \mathbf{Q}_3 \cdots \mathbf{Q}_{N-1} \mathbf{Q}_2 \mathbf{Q}_4 \cdots \mathbf{Q}_{k-2}, & k \text{ 为偶数} \end{cases}$$

和

$$\hat{\mathbf{R}}_k \triangleq \begin{cases} \mathbf{C}_p, & k = N \\ \mathbf{C}_p \mathbf{Q}_3 \mathbf{Q}_5 \cdots \mathbf{Q}_{k-2}, & k \text{ 为奇数且 } k \neq N \\ \mathbf{C}_p \mathbf{Q}_3 \mathbf{Q}_5 \cdots \mathbf{Q}_{N-1} \mathbf{Q}_2 \mathbf{Q}_4 \cdots \mathbf{Q}_{k-2}, & k \text{ 为偶数且 } k \neq N \end{cases}$$

经化简计算,所提结构的 $\mathbf{Q}_k, k=2,3,\cdots,N$ 的舍入噪声增益为 4.

对于 \mathbf{B}_p 的第一个元素, \mathbf{C}_p, \mathbf{d} 的舍入噪声增益的计算方法同文献[21].

因此,所提并行结构的舍入噪声增益为:

$$G_{\text{new}} = 4N \quad (20)$$

5 仿真实例

由文献[16]可知,一类 N 阶的 IIR 数字滤波器都可分解为两个全通滤波器并联实现,可表示为 $H(z) = 1/2 [H_1(z) + H_2(z)]$,其中,对于 $k=1,2, H_k(z)$ 为 N_k 阶的全通滤波器,且 $N = N_1 + N_2$.在下文中,这样的实现方式记作 S_{VMN} .显然,整个滤波器的传递函数 $H(z)$ 的舍入噪声增益为 $(1/2)^2 G_1 + (1/2)^2 G_2 + 1$,这里, G_k 是子滤波器 $H_k(z)$ 的舍入噪声增益.

在这个部分,通过一个仿真实例来验证两种并行结构的性能和实现复杂度,并将其与经典结构进行对比,包括最佳舍入噪声增益实现 R_{MRH} ,输入平衡实现 R_{IB} ,基于 Hessenberg 的实现 S_{HB} 以及归一化格型结构 S_{NL} .这里所提的两类并行结构具有类似的性能和实现复杂度,故二者都表述为 S_{new} .当 S_{VMN} 的两个子全通滤波器用以上结构实现时,记为 $S_{VMN}^{(\chi)}, \chi = \{new, MRH, IB, HB, NL\}$.

仿真实验在 MATLAB 软件中进行,用指令 `ellip(N, r_p, r_s, \omega)` 产生 N 阶低通椭圆滤波器,其中 $r_p = 0.5\text{dB}$ 是通带波纹, $r_s = 40\text{dB}$ 是阻带衰减, $\omega/2$ 是归一化的通带带宽.

实例 取 $N = 7, \omega = 0.2$, 相应数字滤波器传递函数的分子分母系数 $\{b_m\}, \{a_m\}$ 见表 1.

基于 S_{VMN} 实现方式, 这个滤波器可以被分解为 $H(z) = 1/2[H_1(z) + H_2(z)]$, 其中, $H_1(z), H_2(z)$ 分别为 4 阶和 3 阶的全通滤波器. 表 2 给出了这两个全通滤波器采用 S_{new} 实现, 即 $S_{VMN}^{(new)}$, 对应的结构参数. 表 3 给出了不同结构的性能和实现复杂度.

表 1 传递函数的分子分母系数 b_m 和 a_m

m	b_m	a_m
0	0.014077838263523	1
1	-0.044052473011823	-5.477279163916440
2	0.063048984429117	13.615547292089939
3	-0.030220140624512	-19.720275309733708
4	-0.030220140624514	17.900272460975913
5	0.063048984429118	-10.160527824325090
6	-0.044052473011824	3.337897563313445
7	0.014077838263523	-0.489926600291455

表 2 $S_{VMN}^{(new)}$ 的结构参数

m	$H_1(z)$		$H_2(z)$	
	$\sin \phi_k$	$\cos \phi_k$	$\sin \phi_k$	$\cos \phi_k$
1	0.7142	0.7000	0.6860	0.7276
2	0.8851	0.4654	0.9441	0.3297
3	0.9918	0.1276	0.8679	0.4968
4	0.8196	-0.5730	-	-

表 3 性能及实现复杂度比较

结构		R_{MRH}	R_{IB}	S_{HB}	S_{NL}	S_{new}
G	$H(z)$	19.9899	26.4133	14.9681	18.3234	-
	$H_1(z) + H_2(z)$	11.25	11.25	8	8	8
N_{mul}	$H(z)$	$(N+1)^2$	$(N+1)^2$	$5N-1$	$5N+1$	-
	$H_1(z) + H_2(z)$	41	41	28	28	28

说明: (1) 由表 3 可以看出, 当采用 S_{VMN} 实现时, 无论是舍入噪声增益还是实现复杂度都优越于对传递函数 $H(z)$ 的直接实现.

(2) 对于全通滤波器, 当采用 S_{HB}, S_{NL} 和 S_{new} 实现时, 虽然它们具有一样的舍入噪声增益和乘法器个数, 但在实现效率上, 并行处理的 S_{new} 具有更大的系统吞吐量.

为了对比全通系统在不同结构下的实现效率, 对于某一给定的硬件系统, 假设做一次乘法和加法所需的时间分别为 T_m 和 T_a , 计算不同结构实现一次输出时状态变量更新所需要的时间. 对于图 1 对应的实现结构, 由于状态变量的更新不存在并行计算, 耗时为 $N(T_m + T_a) + T_a$, 而图 5 对应的新结构, 由于 Q_i 和 Q_{i+2} 不在同一旋转平面上, 则状态更新的两部分 $Q_1 Q_3 Q_5 \cdots Q_{N-1}$ 和 $Q_2 Q_4 Q_6 \cdots Q_N$ 均可并行处理, 因此所需时间缩短为 $2(T_m + T_a) + T_a$. 显然, 所提并行结构的实现效率较前者得到了较大幅度的提高. 进一步地, 滤波器的阶数 N 越大, 效率提高越显著.

为进一步论证所提结构的性能, 接下来将从参数

灵敏度的角度进行分析比较. 以全通系统 $H_1(z)$ 为例, 比较新结构(以图 1 新结构为例)与 S_{HB} 的参数抗有限字长误差能力. 分别对两种滤波器结构的参数做小数位 $B_c = 11$ 比特截断, 然后计算其相应的幅频响应, 见图 6. 从图 6 可以看出, 新结构与 S_{HB} 的幅频响应非常相近, 但在通带范围内, 新结构较 S_{HB} 更接近理想值.




图 6 幅频响应比较($B_c=11$): 理想-实线, 新结构-虚线, S_{HB} -破折线

6 结论

从实际应用的角度来看, 滤波器不但要结构简单, 能有效地抵抗有限字长效应, 更要注重系统的实现效率. 本文对现有存在的全通滤波器结构进行改进, 提出了两类并行处理的全通数字滤波器结构. 对所提结构进行了并行处理的理论分析, 同时也进行了舍入噪声分析, 并给出了相应的表达式. 仿真实例表明, 所提结构具有简洁的实现复杂度和较强的抗有限字长效应能力. 相较于传统结构, 所提结构更加适合高吞吐量的 VLSI 实现, 对于实时系统具有较高的应用价值.

致谢 感谢浙江省信号处理重点实验室对本课题的支持.

参考文献

[1] Roberts R A, Mullis C T. Digital Signal Processing, Reading [M]. MA: Addison Wesley, 1987.

[2] Gevers M, Li G. Parametrizations in Control, Estimation and Filtering Problems: Accuracy Aspects [M]. London: Springer Verlag London, Communication and Control Engineering Series, 1993.

[3] Wong N, Ng T S. A generalized direct-form delta operator-based IIR filter with minimum noise gain and sensitivity[J]. IEEE Transactions on Circuits and Systems-II, 2001, 48(4): 425 - 431.

[4] 尚勇, 吴顺君. 一种新的 FIR 滤波器脉动实现结构[J]. 电子学报, 2000, 28(1): 57 - 59.

Shang Y, Wu S J. A novel structure of systolic implementation for FIR filter[J]. Acta Electronica Sinica, 2000, 28(1): 57 - 59. (in Chinese)


- [5] 唐长文,张洁,闵昊.一种新型的高速 FIR 滤波器及其 VLSI 实现[J].电子学报,2002,30(2):153-155.
Tang Z W, Zhang J, Min H. A new high-speed FIR filter structure and VLSI implementation [J]. Acta Electronica Sinica, 2002, 30(2): 153-155. (in Chinese)
- [6] 徐红,李刚,黄朝耿,叶丰.一种设计 IIR 数字滤波器的参数化方法[J].电子学报,2012,40(4):847-851.
Xu H, Li G, Huang C G, Ye F. A parametric approach to IIR digital filter design[J]. Acta Electronica Sinica, 2012, 40(4): 847-851. (in Chinese)
- [7] Mullis C T, Roberts R A. Synthesis of minimum roundoff noise fixed-point digital filters[J]. IEEE Transactions on Circuits and Systems, 1976, 23(9): 551-562.
- [8] Hwang S Y. Minimum uncorrelated unit noise in state-space digital filtering[J]. IEEE Transactions on Acoust, Speech, Signal Processing, 1977, 25(4): 273-281.
- [9] Gray Jr A H, Markl J D. Digital lattice and ladder filter synthesis[J]. IEEE Transactions on Audio Electroacoust, 1973, 21(6): 491-500.
- [10] Markl J D, Gray Jr A H. Fixed-point implementation algorithms for a class of orthogonal polynomial filter structures [J]. IEEE Transactions on Acoust, Speech, Signal Processing, 1975, 23(5): 486-494.
- [11] 张世平,赵永平,张绍卿,李德胜.一种改进的自适应格型陷波算法及其收敛性分析[J].电子学报,2004,32(2):338-341.
Zhang S P, Zhao Y P, Zhang S Q, Li D S. A modified adaptive algorithm of lattice notch filter and its convergence analysis[J]. Acta Electronica Sinica, 2004, 32(2): 338-341. (in Chinese)
- [12] Lim Y C. On the synthesis of IIR digital filters derived from single channel AR lattice network[J]. IEEE Transactions on Acoust, Speech, Signal Processing, 1984, 32(4): 741-749.
- [13] Li G, Lim Y C, Huang C G. Very robust low complexity lattice filters[J]. IEEE Transactions on Signal Processing, 2010, 58(12): 6093-6104.
- [14] Huang C G, Li G, Xu Z X, Yu A H, Chang L P. Design of optimal digital lattice filter structures based on genetic algorithm[J]. Signal Processing (Elsevier), 2012, 92(4): 989-998.
- [15] 于爱华,黄朝耿,李刚,徐红,常丽萍.一种新型低复杂度的 IIR 格型滤波器[J].电子学报,2013,41(9):1703-1709.
Yu A H, Huang C G, Li G, Xu H, Chang L P. A new class of low complexity IIR lattice filters[J]. Acta Electronica Sinica, 2013, 41(9): 1703-1709. (in Chinese)
- [16] Vaidyanathan P P, Mitra S K, Neuvo Y. A new approach to the realization of low-sensitivity IIR digital filters[J]. IEEE Transactions on Acoust, Speech, Signal Processing, 1986, 34(2): 350-361.
- [17] Lei S M, Yao K. A class of systolizable IIR digital filters and its design for proper scaling and minimum output roundoff noise[J]. IEEE Transactions on Circuits and Systems, 1990, 37(10): 1217-1230.
- [18] Chung J G, Parhi K K. Scaled normalized lattice digital filter structures[J]. IEEE Transactions on Circuits and Systems-II, 1995, 42(4): 278-282.
- [19] Lim Y C. Parallel and pipelined implementations of injected numerator lattice digital filters[J]. IEEE Transactions on Circuits and Systems-II, 1995, 42(7): 480-486.
- [20] Kimura H, Osada T. Canonical pipelining of lattice filters[J]. IEEE Transactions on Acoust, Speech, Signal Processing, 1987, 35(6): 878-887.
- [21] Hong T, Huang C G, Li G, Lim Y C. A Hessenberg-based input balanced realization for all-pass systems[A]. Proc of the 9th International Conference on Information, Communications and Signal Processing (ICICSP) [C]. Tainan: IEEE, 2013. 1-5.
- [22] Li G, Hua J Y, Bi G. An efficient and robust orthogonal structure for linear discrete-time systems[J]. Journal of Circuits and Systems, 2010, 29: 727-743.

作者简介



徐 红 女,1978 年 10 月出生于黑龙江大庆.讲师.2004 年在浙江大学获得工学硕士学位,目前在浙江工业大学信息工程学院从事教学科研工作,博士在读.主要研究方向为数字滤波器设计与实现.

E-mail: xhongzxd@zjut.edu.cn



黄朝耿(通信作者) 男,1985 年 8 月出生于浙江瑞安.讲师.2007 年和 2013 年在浙江工业大学分别获得学士学位和博士学位.2011 年取得国家奖学金,于 2011 年 12 月至 2012 年 12 月在新加坡南洋理工大学淡马锡实验室联合培养一年.2013 年 7 月进入浙江财经大学信息学院从事科研教学工作.主要研究方向为数字滤波器结构设计及实现.

E-mail: cghuang@zufe.edu.cn