

触发器可靠度计算的 F-PTM 方法

欧阳城添^{1,2}, 江建慧¹, 王 曦²

(1. 同济大学软件学院, 上海 201804; 2. 江西理工大学信息工程学院, 江西赣州 341000)

摘 要: 传统的概率转移矩阵 (PTM) 方法是一种用于估计软错误对组合电路可靠度影响的有效方法, 但传统 PTM 方法只适用于组合逻辑电路的可靠度评估. 触发器是时序逻辑电路的重要组成部分, 其可靠度评估对时序电路的可靠度分析研究至关重要. 为此, 本文提出了基于 PTM 的触发器可靠度计算的 F-PTM 方法及电路 PTM 的判定定理. F-PTM 方法首先建立触发器电路的特征方程, 再用电路 PTM 的判定定理生成触发器的 PTM, 最后, 根据输入信号的概率分布函数计算出电路的可靠度. 与传统 PTM 方法相比较, F-PTM 方法既能计算组合电路的 PTM, 又能计算触发器电路的 PTM, 其通用性强. 对典型的触发器电路和 74X 系列电路中的触发器电路的实验结果表明, F-PTM 方法合理可行. 与多阶段方法和 Monte Carlo 方法的实验结果相比较, F-PTM 方法得到的结果更精确.

关键词: 软错误; 触发器; 可靠度评估; 概率转移矩阵; 半张量积

中图分类号: TP302.8 **文献标识码:** A **文章编号:** 0372-2112 (2016)09-2219-08

电子学报 URL: <http://www.ejournal.org.cn> **DOI:** 10.3969/j.issn.0372-2112.2016.09.029

The F-PTM method of Reliability Estimation for Flip-Flops

OUYANG Cheng-tian^{1,2}, JIANG Jian-hui¹, WANG Xi²

(1. School of Software Engineering, Tongji University, Shanghai 201804, China;

2. Faculty of Information Engineering, Jiangxi University of Science and Technology, Ganzhou, Jiangxi 341000, China)

Abstract: The traditional method based on probabilistic transfer matrices (PTM) enables accurate evaluation of reliability for moderately large combinational circuits, but it can only be applied to combinational circuits. Flip-flop is an important component of sequential circuits, and its reliability estimation is essential for reliability analysis of sequential circuits. Therefore, a general computational framework for reliability estimation of flip-flops based on PTM (F-PTM) and a decision theorem of circuit's PTM are proposed. Firstly, a logical function of the flip-flop circuit is expressed; and then its PTM is calculated by deduction employing the proposed decision theorem; finally, the circuit's reliability is estimated by probability distribution of its inputs. Compared with the traditional PTM method, the F-PTM method can calculate PTMs for both combinational circuits and flip-flop circuits. Experimental results of the classical flip-flop circuits and 74X series circuits show that the F-PTM method is efficient and feasible. The comparison of our method with multiple-pass method and Monte Carlo simulation also demonstrate that the reliability results estimated by the F-PTM method is more accurate.

Key words: soft error; flip-flop; reliability estimation; probabilistic transfer matrix; semi-tensor product

1 引言

随着深亚微米、纳米工艺在超大规模集成电路中的应用, 高层次电路的可靠性评估日益成为人们关注的焦点^[1-5]. 近年来提出的时序电路高层可靠性评估方法, 主要分为两类: ①评估时序电路的软错误率: 基于符号模型的时序电路可靠性分析方法用于估计时序电路

的软错误率^[6,7]; 时序电路差错传播概率分析方法 (Sequential Error Propagation Probability analysis, S-EPP) 用于评估电路受粒子撞击时时序电路的差错锁存概率^[8]; ②时序逻辑电路的可靠度计算: 多阶段 (Multiple-Pass, MP) 可靠性评估方法通过电路的迭代方式评估时序逻辑电路的可靠性^[9], 是组合电路的单阶段 (Single Pass, SP) 可靠性评估方法^[10,11]的扩展; 基于贝叶斯网络

收稿日期: 2014-08-14; 修回日期: 2015-10-10; 责任编辑: 梅志强

基金项目: 国家自然科学基金 (No. 61561024, No. 61432017, No. 61462034); 江西省教育厅项目 (No. GJJ14429); 江西省自然科学基金项目 (No. 20151BAB207035)

(Bayesian Networks, BN)的时序电路可靠性分析方法通过贝叶斯网络分析工具计算电路的平均差错概率^[12,13].

触发器的可靠性评估对时序电路可靠性分析至关重要.但上述时序电路可靠性评估方法对触发器的可靠性分析不够深入:①在BN方法中,假设时序电路中的触发器是理想电路^[12,13],不会发生软错误.因此,该假设会影响可靠性评估结果的精度;②MP方法在分析触发器内部的反馈信号对电路的可靠度影响时,假设反馈信号对触发器电路的影响为一个梯度因子gr (gradient factor).但文献[9]中没有给出gr的取值依据,而是人为设定,这种取值方法会影响触发器电路可靠性评估结果的精度.

传统的基于概率转移矩阵(Probabilistic Transfer Matrix, PTM)的可靠性分析方法^[14]首先建立门电路的PTM,然后根据电路结构和矩阵运算规则计算整个组合电路的PTM,再从电路的PTM中获得电路的可靠度信息.但传统的PTM方法是根据电路的串联和并联结构来计算组合电路的PTM.然而,触发器电路内部存在反馈,它不能表示为串并联结构,所以传统PTM方法不适用于触发器电路.为此,文献[15]提出了触发器的可靠度计算的初步想法,但还不完善与深入.

鉴于此,本文提出基于概率转移矩阵的触发器可靠度计算方法(Reliability Estimation of Flip-Flops Based on Probabilistic Transfer Matrix, F-PTM)和电路PTM的判定定理.F-PTM方法首先建立触发器电路的特征方程,再用电路PTM的判定定理推理计算触发器电路的PTM,最后,根据输入信号的概率分布函数计算出电路的可靠度.通过理论证明和实验验证了所提出评估方法的正确性与可行性.与传统的PTM方法相比较,本文提出的F-PTM方法既能计算组合电路的PTM,也能计算触发器电路的PTM,其通用性强,与已有的评估方法相比较,采用F-PTM方法得到的可靠性评估结果更精确.

2 触发器 PTM 的计算

2.1 R-S 锁存器 PTM 的计算

设构成R-S与非门锁存器的两个与非门为a和b,它们的PTM分别为 P_{nanda} , P_{nandb} .如式(1)所示,其中, p_{ax,x_2} 表示给定输入 $i = x_1x_2$ 时,与非门a输出错误结果的概率; $1 - p_{ax,x_2}$ 表示给定输入 $i = x_1x_2$ 时,与非门a输出正确结果的概率.

$$P_{nanda} = \begin{bmatrix} p_{a00} & 1 - p_{a00} \\ p_{a01} & 1 - p_{a01} \\ p_{a10} & 1 - p_{a10} \\ 1 - p_{a11} & p_{a11} \end{bmatrix}, P_{nandb} = \begin{bmatrix} p_{b00} & 1 - p_{b00} \\ p_{b01} & 1 - p_{b01} \\ p_{b10} & 1 - p_{b10} \\ 1 - p_{b11} & p_{b11} \end{bmatrix}$$

R-S与非门锁存器输出端的使用可以分为三种情

况:①用Q作为电路的输出端,输出端 \bar{Q} 悬空;②用 \bar{Q} 作为电路的输出端,Q悬空;③Q和 \bar{Q} 都用.

首先考虑Q作为输出端的情况:如果锁存器稳定在状态 $RQS = 101$,那么两种情况下Q取正确值0.①电路不发生差错的情况:与非门a和b都输出正确的结果,如图1(a)所示,此时 $Q = 0$ 的概率为 $(1 - p_{a10}) * (1 - p_{b11})$.②内部虽然发生差错,但输出结果仍然正确的情况:如果与非门a出错,输出结果0,该值反馈给与非门b,这时,如果与非门b也出错,则 $Q = 0$,它又反馈到与非门a的输入端,使 $\bar{Q} = 1$,如图1(b)所示.这时, $Q = 0$ 的概率为 $p_{a10} * p_{b01}$.Q作为输出端给出正确结果0的概率是上述两种情况的概率之和,即 $p_{a10} * p_{b01} + (1 - p_{a10}) * (1 - p_{b11})$.




图1 基本R-S与非门锁存器输出正确结果的情况

同样地,可以推算出RQS在其他状态时,Q输出0或1的概率,如表1所示.

表1 输入为RQS时,输出为Q的条件概率

RQS	输出为Q的条件概率	
	Q=0	Q=1
000	$p_{a00}p_{b00} + (1 - p_{a00})p_{b10}$	$p_{a00}(1 - p_{b00}) + (1 - p_{a00})(1 - p_{b10})$
001	$p_{a00}p_{b01} + (1 - p_{a00})(1 - p_{b11})$	$p_{a00}(1 - p_{b01}) + (1 - p_{a00})p_{b11}$
010	$p_{a01}p_{b00} + (1 - p_{a01})p_{b10}$	$p_{a01}(1 - p_{b00}) + (1 - p_{a01})(1 - p_{b10})$
011	$p_{a01}p_{b01} + (1 - p_{a01})(1 - p_{b11})$	$p_{a01}(1 - p_{b01}) + (1 - p_{a01})p_{b11}$
100	$p_{a10}p_{b00} + (1 - p_{a10})p_{b10}$	$p_{a10}(1 - p_{b00}) + (1 - p_{a10})(1 - p_{b10})$
101	$p_{a10}p_{b01} + (1 - p_{a10})(1 - p_{b11})$	$p_{a10}p_{b01} + (1 - p_{a10})p_{b11}$
110	$(1 - p_{a11})p_{b00} + p_{a11}p_{b10}$	$(1 - p_{a11})(1 - p_{b00}) + p_{a11}(1 - p_{b10})$
111	$(1 - p_{a11})p_{b01} + p_{a11}(1 - p_{b11})$	$(1 - p_{a11})(1 - p_{b01}) + p_{a11}p_{b11}$

表1是以Q为输出端时,基本R-S锁存器的PTM,表示为 $P_{rs_latch,Q}$.对其进行推导(推导过程中涉及矩阵的半张量积运算 \times ^[16]),过程如下:

$$P_{rs_latch,Q} = \begin{bmatrix} p_{a00}p_{b00} + (1 - p_{a00})p_{b10} & p_{a00}(1 - p_{b00}) + (1 - p_{a00})(1 - p_{b10}) \\ p_{a00}p_{b01} + (1 - p_{a00})(1 - p_{b11}) & p_{a00}(1 - p_{b01}) + (1 - p_{a00})p_{b11} \\ p_{a01}p_{b00} + (1 - p_{a01})p_{b10} & p_{a01}(1 - p_{b00}) + (1 - p_{a01})(1 - p_{b10}) \\ p_{a01}p_{b01} + (1 - p_{a01})(1 - p_{b11}) & p_{a01}(1 - p_{b01}) + (1 - p_{a01})p_{b11} \\ p_{a10}p_{b00} + (1 - p_{a10})p_{b10} & p_{a10}(1 - p_{b00}) + (1 - p_{a10})(1 - p_{b10}) \\ p_{a10}p_{b01} + (1 - p_{a10})(1 - p_{b11}) & p_{a10}p_{b01} + (1 - p_{a10})p_{b11} \\ (1 - p_{a11})p_{b00} + p_{a11}p_{b10} & (1 - p_{a11})(1 - p_{b00}) + p_{a11}(1 - p_{b10}) \\ (1 - p_{a11})p_{b01} + p_{a11}(1 - p_{b11}) & (1 - p_{a11})(1 - p_{b01}) + p_{a11}p_{b11} \end{bmatrix}$$

$$\begin{aligned}
&= \begin{bmatrix} p_{a00} & 0 & 1-p_{a00} & 0 \\ 0 & p_{a00} & 0 & 1-p_{a00} \\ p_{a01} & 0 & 1-p_{a01} & 0 \\ 0 & p_{a01} & 0 & 1-p_{a01} \\ p_{a10} & 0 & 1-p_{a10} & 0 \\ 0 & p_{a10} & 0 & 1-p_{a10} \\ 1-p_{a11} & 0 & p_{a11} & 0 \\ 0 & p_{a11} & 0 & p_{a11} \end{bmatrix} * \begin{bmatrix} p_{b00} & 1-p_{b00} \\ p_{b01} & 1-p_{b01} \\ p_{b10} & 1-p_{b10} \\ 1-p_{b11} & p_{b11} \end{bmatrix} \\
&= \left(\begin{bmatrix} p_{a00} & 1-p_{a00} \\ p_{a01} & 1-p_{a01} \\ p_{a10} & 1-p_{a10} \\ 1-p_{a11} & p_{a11} \end{bmatrix} \otimes \begin{bmatrix} 1 & 0 \\ 0 & 1 \end{bmatrix} \right) * \begin{bmatrix} p_{b00} & 1-p_{b00} \\ p_{b01} & 1-p_{b01} \\ p_{b10} & 1-p_{b10} \\ 1-p_{b11} & p_{b11} \end{bmatrix} \\
&= (\mathbf{P}_{\text{nanda}} \otimes \mathbf{I}_2) * \mathbf{P}_{\text{nandb}} \\
&= \mathbf{P}_{\text{nanda}} \times \mathbf{P}_{\text{nandb}}
\end{aligned}$$

因此, Q 作为输出端时, R - S 锁存器的 PTM 为:

$$\mathbf{P}_{rs_latch, Q} = \mathbf{P}_{\text{nanda}} \times \mathbf{P}_{\text{nandb}}$$

类似地, 可以得到以 \bar{Q} 作为输出端和以 Q, \bar{Q} 作为输出端时 R - S 锁存器的 PTM:

$$\begin{aligned}
\mathbf{P}_{rs_latch, \bar{Q}} &= \mathbf{P}_{\text{nanda}} \times \mathbf{P}_{\text{nandb}} \times \mathbf{I}_{\text{not}} \\
\mathbf{P}_{rs_latch} &= (\mathbf{F}_2 \otimes \mathbf{F}_2 \otimes \mathbf{F}_2) * (\mathbf{I}_2 \otimes \mathbf{W}_2 \otimes \mathbf{I}_2) \\
&\quad * (\mathbf{P}_{rs_latch, Q} \otimes \mathbf{P}_{rs_latch, \bar{Q}})
\end{aligned}$$

其中 \mathbf{I}_2 表示一条连接线的 ITM, \mathbf{F}_2 表示 2 输出扇出的 ITM, \mathbf{W}_2 表示两条交叉连接线的 ITM.

同理, 推导出钟控 R - S 锁存器和 D 锁存器的 PTM:

$$\begin{aligned}
\mathbf{P}_{rs_latch_c} &= (\mathbf{I}_{\text{not}} \otimes \mathbf{I}_2 \otimes \mathbf{I}_{\text{not}}) * \mathbf{P}_{rs_latch} \\
\mathbf{P}_{rs_latch} &= (\mathbf{F}_2 \otimes \mathbf{I}_2) * (\mathbf{I}_2 \otimes \mathbf{W}_2) * (\mathbf{I}_2 \otimes \mathbf{F}_2 \otimes \mathbf{P}_{\text{not}}) \\
&\quad * \mathbf{P}_{rs_latch_c}
\end{aligned}$$

2.2 电路 PTM 的判定定理

从上一节的研究可知, 锁存器的 PTM 可以由 PTM 的半张量积运算得到. 但推导过程繁琐, 为此, 提出定理 1 和定理 2, 称两个定理为电路 PTM 的判定定理.

定理 1 设逻辑门 g 实现函数 $f(x_1, x_2, \dots, x_k, \dots, x_m)$; 当输入向量为 $\mathbf{i} = (x_1 x_2 \dots x_k \dots x_m)$ 时, 门 g 的输出概率分布向量为 $\mathbf{O}_{g, \mathbf{i}}$. 那么, 对于任意一个输入向量 $\mathbf{i} = (x_1 x_2 \dots x_k \dots x_m)$, \mathbf{P}_g 是逻辑门 g 的 PTM 当且仅当等式 (2) 成立.

$$\mathbf{O}_{g, \mathbf{i}} = \mathbf{P}_g^T \times \mathbf{X}_1 \times \mathbf{X}_2 \times \dots \times \mathbf{X}_m \quad (2)$$

其中, $\mathbf{X}_m = [1 - x_m \quad x_m]^T$ 为逻辑变量 x_m 的矩阵表示形式.

充分性证明

如果 \mathbf{P}_g 是逻辑门 g 的 PTM. 它是一个 $2^m \times 2$ 的矩阵, 设 $\mathbf{M}_g = \mathbf{P}_g^T$, 则 \mathbf{M}_g 是一个 2×2^m 的矩阵, 将 \mathbf{M}_g 划分为大小相同两个块 \mathbf{M}_g^1 和 \mathbf{M}_g^2 , 都是 $2 \times 2^{m-1}$ 的矩阵, 于是式 (2) 的右边:

$$\begin{aligned}
(2)_{\text{右}} &= \mathbf{M}_g \times \mathbf{X}_1 \times \mathbf{X}_2 \times \dots \times \mathbf{X}_m \\
&= ([\mathbf{M}_g^1 \quad \mathbf{M}_g^2] \times \mathbf{X}_1) \times \mathbf{X}_2 \times \dots \times \mathbf{X}_m \quad (3)
\end{aligned}$$

若 $\mathbf{X}_1 = [1 \quad 0]^T$, 则式 (3) 变成 $\mathbf{M}_g^1 \times \mathbf{X}_2 \times \dots \times \mathbf{X}_m$, 它对应于 $x_1 = 0$ 时的块; 若 $\mathbf{X}_1 = [0 \quad 1]^T$, 则式 (2) 变成 $\mathbf{M}_g^2 \times \mathbf{X}_2 \times \dots \times \mathbf{X}_m$, 它对应于 $x_1 = 1$ 的块. 继续这个过程, 最终得到 $\mathbf{i} = (x_1 x_2 \dots x_m)$ 时的块, 这个块是 \mathbf{P}_g 的第 i 行, 就是门 g 的输出概率分布向量. 因此, 式 (2) 成立.

必要性证明

若存在一个 $2^m \times 2$ 的矩阵 \mathbf{P}_g , 使等式 (2) 成立. 因为式 (2) 的右边 $\mathbf{P}_g^T \times \mathbf{X}_1 \times \mathbf{X}_2 \times \dots \times \mathbf{X}_m$ 的计算结果是矩阵 \mathbf{P}_g^T 的第 i 列, 即矩阵 \mathbf{P}_g 的第 i 行. 所以 \mathbf{P}_g 的第 i 行等于 $\mathbf{O}_{g, \mathbf{i}}$, 即, 矩阵 \mathbf{P}_g 的元素 $p(i, j)$ 是由当输入向量为 $\mathbf{i} = x_1 x_2 \dots x_m$ 时, 输出向量为 $\mathbf{j} = y_1 y_2 \dots y_n$ 的条件概率组成, 故根据 PTM 的定义, \mathbf{P}_g 是逻辑门 g 的 PTM.

例 1 一个 2 输入与非门实现函数 $\sigma(x_1, x_2) = x_1 \uparrow x_2$, 它的 PTM 是 \mathbf{P}_{nand} , 那么, 有 $\mathbf{O}_{\text{nand}, \mathbf{i}} = \mathbf{P}_{\text{nand}}^T \times \mathbf{X}_1 \times \mathbf{X}_2$. 当输入向量 $\mathbf{i} = 00$ 时, 与非门的输出概率分布向量 $\mathbf{O}_{\text{nand}, 00}$ 为

$$\begin{aligned}
\mathbf{O}_{\text{nand}, 00} &= \mathbf{P}_{\text{nand}}^T \times \begin{bmatrix} 1 \\ 0 \end{bmatrix} \times \begin{bmatrix} 1 \\ 0 \end{bmatrix} \\
&= \begin{bmatrix} p_{00} & 1-p_{00} \\ p_{01} & 1-p_{01} \\ p_{10} & 1-p_{10} \\ 1-p_{11} & p_{11} \end{bmatrix}^T \times \begin{bmatrix} 1 \\ 0 \end{bmatrix} \times \begin{bmatrix} 1 \\ 0 \end{bmatrix} \\
&= \begin{bmatrix} p_{00} & p_{01} & p_{10} & 1-p_{11} \\ 1-p_{00} & 1-p_{01} & 1-p_{10} & p_{11} \end{bmatrix} \\
&\quad \times \begin{bmatrix} 1 \\ 0 \end{bmatrix} \times \begin{bmatrix} 1 \\ 0 \end{bmatrix} \\
&= \begin{bmatrix} p_{00} \\ 1-p_{00} \end{bmatrix}
\end{aligned}$$

定理 2 设电路 C 实现函数 $F(x_1, x_2, \dots, x_k, \dots, x_m)$; 电路 C 的输出概率分布向量为 $\mathbf{O}_{c, \mathbf{i}}$. 那么, 对于任意一个输入向量 $\mathbf{i} = (x_1 x_2 \dots x_k \dots x_m)$, \mathbf{P}_F 是电路 C 的 PTM 当且仅当等式 (4) 成立.

$$\mathbf{O}_{c, \mathbf{i}} = \mathbf{P}_F^T \times \mathbf{X}_1 \times \mathbf{X}_2 \times \dots \times \mathbf{X}_m \quad (4)$$

其中, $\mathbf{X}_m = [1 - x_m \quad x_m]^T$ 为逻辑变量 x_m 的矩阵表示形式,

充分性证明

设 \mathbf{P}_F 是电路 C 的 PTM. 它是一个 $2^m \times 2^n$ 的矩阵, 令 $\mathbf{M}_F = \mathbf{P}_F^T$, 则 \mathbf{M}_F 是一个 $2^n \times 2^m$ 的矩阵, 将 \mathbf{M}_F 划分为大小相同两个块 \mathbf{M}_F^1 和 \mathbf{M}_F^2 , 都是 $2^n \times 2^{m-1}$ 的矩阵, 于是, 式 (4) 的右边

$$\begin{aligned}
(4)_{\text{右}} &= \mathbf{M}_F \times \mathbf{X}_1 \times \mathbf{X}_2 \times \dots \times \mathbf{X}_m \\
&= ([\mathbf{M}_F^1 \quad \mathbf{M}_F^2] \times \mathbf{X}_1) \times \mathbf{X}_2 \times \dots \times \mathbf{X}_m \quad (5)
\end{aligned}$$

因此, 当 $\mathbf{X}_1 = [1 \quad 0]^T$, 则式 (4) 变成 $\mathbf{M}_F^1 \times \mathbf{X}_2 \times \dots \times \mathbf{X}_m$, 它对应于 $x_1 = 0$ 时的块; 当 $\mathbf{X}_1 = [0 \quad 1]^T$, 则式

(5) 变成 $M_F^T \times X_2 \times \cdots \times X_n$, 它对应于 $x_1 = 1$ 的块. 继续这个过程, 最终得到 $i = (x_1 x_2 \cdots x_m)$ 时的块, 这个块是 P_F 的第 i 行, 就是电路 C 的输出概率分布向量 $O_{c,i}$. 因此, 式(4)成立.

必要性证明

如果存在一个 $2^m \times 2^n$ 的矩阵 P_F , 使等式(5)成立. 因为式(4)的右边 $P_F^T \times X_1 \times X_2 \times \cdots \times X_m$ 的计算结果是矩阵 P_F^T 的第 i 列, 即矩阵的 P_F 第 i 行. 所以的第 i 行等于 $O_{c,i}$, 即, 矩阵 P_F 的元素 $P(i, j)$ 是由当输入向量为 $i = (x_1 x_2 \cdots x_m)$ 时, 输出向量为 $j = (y_1 y_2 \cdots y_n)$ 的条件概率组成, 根据 PTM 的定义, P_F 是电路 C 的 PTM.

电路 PTM 计算的基本步骤归纳为: ①电路用逻辑函数表示; ②从电路的逻辑函数触发, 根据定理 1 或定理 2 得到输入向量 $i = (x_1 x_2 \cdots x_k \cdots x_m)$ 时, 电路的输出概率分布向量为 $O_{c,i}$ 的表达式; ③推理和化简 $O_{c,i}$ 表达式, 把它化简成形如式(5)的规范型; ④最后根据定理 2 可以判断 P_F 为电路的 PTM.

为了说明新的 PTM 方法计算电路 PTM 的计算过程, 下面给出几个例子.

例 2 设逻辑电路 C 是由两个串联的子电路 C_1 和 C_2 组成, 如图 2 所示. 子电路 C_1 和 C_2 的逻辑函数分别为 $Y = F_1(x_1, x_2, \cdots, x_m)$ 和 $Z = F_2(y_1, y_2, \cdots, y_n)$. 子电路 C_1 和 C_2 的 PTM 分别为 P_1 和 P_2 .

因为子电路 C_1 的输出连接到子电路 C_2 的输入, 把等式 $Y = F_1(x_1, x_2, \cdots, x_m)$ 带入等式 $Z = F_2(y_1, y_2, \cdots, y_n)$, 并得到等式 $Z = F_2(F_1(x_1, x_2, \cdots, x_m))$. 那么, 根据定理 2 可以得到:

$$\begin{aligned} O_{c,i} &= P_2^T \times P_1^T \times X_1 \times X_2 \times \cdots \times X_m \\ &= (P_1 \times P_2)^T \times X_1 \times X_2 \times \cdots \times X_m \\ &= (P_1 * P_2)^T \times X_1 \times X_2 \times \cdots \times X_m \end{aligned}$$

因此, 根据定理 2 可以判断: 由两个串联的子电路 C_1 和 C_2 组成的逻辑电路 C 的 PTM 为 $P_c = P_1 * P_2$. 从而证明传统 PTM 方法中两个串联电路计算 PTM 的公式.

例 3 设逻辑电路 C 是由两个并联的子电路 C_1 和 C_2 组成, 如图 3 所示. 子电路 C_1 和 C_2 的逻辑函数分别

为 $Y = F_1(x_1, x_2, \cdots, x_m)$ 和 $Z = F_2(p_1, p_2, \cdots, p_s)$. 子电路 C_1 和 C_2 的 PTM 分别为 P_1 和 P_2 . 那么, 根据定理 2 可以得到:

$$\begin{aligned} O_{c,i} &= I_2^{m+s} \times P_1^T \times X_1 \times X_2 \times \cdots \times X_m \times P_2^T \times X_1 \times X_2 \times \cdots \\ &\quad \times X_m \\ &= P_1^T \times X_1 \times X_2 \times \cdots \times X_m \times P_2^T \times X_1 \times X_2 \times \cdots \times X_m \\ &= P_1^T \times (I_2^m \times P_2^T) \times X_1 \times X_2 \times \cdots \times X_m \times X_1 \times X_2 \times \cdots \\ &\quad \times X_m \\ &= (P_1^T \otimes I_2^s) * (I_2^m \times P_2^T) \times X_1 \times X_2 \times \cdots \times X_m \times X_1 \times X_2 \times \cdots \\ &\quad \times X_m \\ &= (P_1^T \otimes P_2^T) \times X_1 \times X_2 \times \cdots \times X_m \times X_1 \times X_2 \times \cdots \times X_m \\ &= (P_2 \otimes P_1)^T \times X_1 \times X_2 \times \cdots \times X_m \times X_1 \times X_2 \times \cdots \times X_m \end{aligned}$$

因此, 根据定理 2 可以判断: 由两个并联的子电路 C_1 和 C_2 组成的电路 C 的 PTM 为 $P_c = P_2 \otimes P_1$. 从而证明传统 PTM 方法中两个并联电路计算 PTM 的公式.

例 4 基本 R-S 与非门锁存器电路如图 1 所示. 设与非门的 PTM 是 P_{nand} , 基本 R-S 与非门锁存器的特征方程为 $Q^n = (R \uparrow Q) \uparrow S$. 那么, 根据定理 1 得到:

$$\begin{aligned} O_{rs,i} &= P_{\text{nand}}^T \times P_{\text{nand}}^T \times R \times Q \times S \\ &= (P_{\text{nand}} \times P_{\text{nand}})^T \times R \times Q \times S \end{aligned}$$

因此, 根据定理 2 可以判断: 基本 R-S 与非门锁存器的 PTM 为 $P_{rs, \text{latch}} = P_{\text{nand}} \times P_{\text{nand}}$.

从上述例子可以表明, 使用新 PTM 方法既可以计算组合电路的 PTM, 也可以计算触发器的 PTM. 其通用性更强.

2.3 触发器的 PTM 计算

下面用新 PTM 方法计算触发器的 PTM. 正边沿 J-K 触发器电路如图 4 所示. 电路的 Pulse Transition detector 部分假设为理想电路. 其特征方程可表示为 $Q^n = (J \uparrow \bar{Q}) \uparrow ((J \uparrow Q) \uparrow Q)$. 根据 PTM 的判定定理, 可以推导出 J-K 触发器的 PTM, 推导过程如下(为了书写简洁, 设 $M_{\text{nand}} = P_{\text{nand}}^T, M_{\text{not}} = P_{\text{not}}^T$):

$$O_{jk,i} = P_{\text{nand}}^T \times (P_{\text{nand}}^T \times J \times (P_{\text{not}}^T \times Q)) \times (P_{\text{nand}}^T \times (P_{\text{nand}}^T \times K \times Q) \times Q)$$




图2 由两个串联子电路 C_1 和 C_2 组成的电路 C




图3 由两个并联子电路 C_1 和 C_2 组成的电路 C




图4 正边沿 J-K 触发器的原理图

$$\begin{aligned}
 &= M_{\text{nand}} \times (M_{\text{nand}} \times J \times (M_{\text{not}} \times Q)) \times (M_{\text{nand}} \times (M_{\text{nand}} \\
 &\quad \times K \times Q) \times Q) \\
 &= M_{\text{nand}} \times M_{\text{nand}} \times J \times M_{\text{not}} \times Q \times M_{\text{nand}} \times M_{\text{nand}} \times K \times Q \\
 &\quad \times Q \\
 &= M_{\text{nand}} \times M_{\text{nand}} \times (I_2 \times M_{\text{not}}) \times J \times Q \times M_{\text{nand}} \times M_{\text{nand}} \times \\
 &\quad K \times Q \times Q \\
 &= M_{\text{nand}} \times M_{\text{nand}} \times (I_2 \times M_{\text{not}}) \times (I_4 \times M_{\text{nand}}) \times J \times Q \\
 &\quad \times M_{\text{nand}} \times K \times Q \times Q \\
 &= M_{\text{nand}} \times M_{\text{nand}} \times (I_2 \times M_{\text{not}}) \times (I_4 \times M_{\text{nand}}) \times (I_4 \times \\
 &\quad M_{\text{nand}}) \times J \times Q \times K \times Q \times Q \\
 &= M_{\text{nand}} \times M_{\text{nand}} \times (I_2 \times M_{\text{not}}) \times (I_4 \times M_{\text{nand}}) \times (I_4 \times \\
 &\quad M_{\text{nand}}) \times J \times Q \times K \times Q^2 \\
 &= M_{\text{nand}} \times M_{\text{nand}} \times (I_2 \times M_{\text{not}}) \times (I_4 \times M_{\text{nand}}) \times (I_4 \times \\
 &\quad M_{\text{nand}}) \times J \times Q \times K \times M_r \times Q \\
 &= M_{\text{nand}} \times M_{\text{nand}} \times (I_2 \times M_{\text{not}}) \times (I_4 \times M_{\text{nand}}) \times (I_4 \times \\
 &\quad M_{\text{nand}}) \times (I_8 \times M_r) \times J \times Q \times K \times Q \\
 &= M_{\text{nand}} \times M_{\text{nand}} \times (I_2 \times M_{\text{not}}) \times (I_4 \times M_{\text{nand}}) \times (I_4 \times \\
 &\quad M_{\text{nand}}) \times (I_8 \times M_r) \times J \times W_2 \times Q \times Q \times K \\
 &= M_{\text{nand}} \times M_{\text{nand}} \times (I_2 \times M_{\text{not}}) \times (I_4 \times M_{\text{nand}}) \times (I_4 \times \\
 &\quad M_{\text{nand}}) \times (I_8 \times M_r) \times (I_4 \times W_2) \times J \times Q \times Q \times K \\
 &= M_{\text{nand}} \times M_{\text{nand}} \times (I_2 \times M_{\text{not}}) \times (I_4 \times M_{\text{nand}}) \times (I_4 \times \\
 &\quad M_{\text{nand}}) \times (I_8 \times M_r) \times (I_4 \times W_2) \times J \times Q^2 \times K \\
 &= M_{\text{nand}} \times M_{\text{nand}} \times (I_2 \times M_{\text{not}}) \times (I_4 \times M_{\text{nand}}) \times (I_4 \times \\
 &\quad M_{\text{nand}}) \times (I_8 \times M_r) \times (I_4 \times W_2) \times J \times M_r \times Q \\
 &\quad \times K \\
 &= M_{\text{nand}} \times M_{\text{nand}} \times (I_2 \times M_{\text{not}}) \times (I_4 \times M_{\text{nand}}) \times (I_4 \times \\
 &\quad M_{\text{nand}}) \times (I_8 \times M_r) \times (I_4 \times W_2) \times (I_2 \times M_r) \times J \\
 &\quad \times Q \times K
 \end{aligned}$$

根据定理 1,2, 可得边沿 J-K 触发器的 PTM:

$$\begin{aligned}
 P_{jk_FF_e,Q} &= [M_{\text{nand}} \times M_{\text{nand}} \times (I_2 \times M_{\text{not}}) \times (I_4 \times M_{\text{nand}}) \times \\
 &\quad (I_4 \times M_{\text{nand}}) \times (I_8 \times M_r) \times (I_4 \times W_2) \times (I_2 \times \\
 &\quad M_r)]^T \\
 &= (F_2 \times I_2) \times (W_2 \times I_4) \times (F_2 \times I_8) \times (P_{\text{nand}} \times \\
 &\quad I_4) \times (P_{\text{nand}} \times I_4) \times (M_{\text{not}} \times I_2) \times P_{\text{nand}} \times P_{\text{nand}} \\
 &= (F_2 \times I_2) \times (W_2 \times I_4) \times (F_2 \times I_8) \times (P_{\text{nand}} \times \\
 &\quad I_4) \times (P_{\text{nand}} \times I_4) \times (M_{\text{not}} \times I_2) \times P_{rs_latch,Q}
 \end{aligned}$$

同理, 可以推导出正边沿 R-S 触发器, 正边沿 D 触发器, 主从 R-S 触发器, 主从 J-K 触发器和主从 D 触发

器的 PTM, 分别为:

$$\begin{aligned}
 P_{rs_FF_e} &= (I_{\text{not}} \times I_2 \times I_{\text{not}}) \times P_{rs_latch} \\
 P_{D_FF_e} &= (F_2 \times I_2) \times (I_2 \times W_2) \times (I_2 \times F_2 \times P_{\text{not}}) \\
 &\quad \times P_{rs_FF_e} \\
 P_{RS_FF_ms} &= (F_2 \times I_2) \times (I_2 \times W_2) \times (I_2 \times F_2 \times P_{\text{not}}) \\
 &\quad \times P_{rs_latch_c} \\
 P_{JK_FF_ms} &= (F_2 \times I_2) \times (W_2 \times I_4) \times (F_2 \times I_8) \times (P_{\text{nand}} \times \\
 &\quad I_4) \times (P_{\text{nand}} \times I_4) \times (M_{\text{not}} \times I_2) \times P_{rs_FF_ms} \\
 P_{D_FF_ms} &= (I_2 \times F_2) \times (P_{D_latch,Q} \times I_2) \times P_{D_latch}
 \end{aligned}$$

3 触发器可靠度的计算方法

3.1 触发器 PTM 的迭代计算

触发器电路可在时间上展开成一个重复的组合逻辑阵列, 阵列中的每个组合电路对应一个时序帧, 前一个时序帧的输出反馈给当前时序帧的输入. 第 2 节中分析了触发器电路第 1 个时序帧的 PTM 的计算方法, 为了计算第 n 个时序帧的 PTM, 采用新 PTM 方法进行触发器 PTM 的迭代计算. 图 5 给出了边沿 R-S 触发器时序展开的一个实例.

对应于第 k 个时序帧的边沿 R-S 触发器的特征方程为 $Q^k = (R \uparrow Q^{k-1}) \uparrow S$; 第 $k+1$ 个时序帧的特征方程为 $Q^{k+1} = (R \uparrow Q^k) \uparrow S = (R \uparrow (R \uparrow Q^{k-1}) \uparrow S) \uparrow S$. 根据定理 1 和定理 2, 当输入向量为 $i = (x_1, x_2, \dots, x_m)$ 时, 边沿 R-S 触发器的输出概率分布向量为:

$$\begin{aligned}
 O_{rs_FF_e,k+1,i} &= P_{\text{nand}}^T \times P_{\text{nand}}^T \times R \times (P_{\text{nand}}^T \times P_{\text{nand}}^T \times R \times Q^{k-1} \times \\
 &\quad S) \times S \\
 &= M_{\text{nand}} \times M_{\text{nand}} \times R \times (M_{\text{nand}} \times M_{\text{nand}} \times R \times Q^{k-1} \\
 &\quad \times S) \times S \\
 &= M_{\text{nand}} \times M_{\text{nand}} \times R \times (M_{q,k} \times R \times Q^{k-1} \times S) \\
 &\quad \times S \\
 &= M_{\text{nand}} \times M_{\text{nand}} \times (I_2 \times M_{q,k}) \times R \times R \times Q^{k-1} \times \\
 &\quad S \times S \\
 &= M_{\text{nand}} \times M_{\text{nand}} \times (I_2 \times M_{q,k}) \times R^2 \times Q^{k-1} \times S^2 \\
 &= M_{\text{nand}} \times M_{\text{nand}} \times (I_2 \times M_{q,k}) \times M_r \times R \times Q^{k-1} \times \\
 &\quad M_r \times S \\
 &= M_{\text{nand}} \times M_{\text{nand}} \times (I_2 \times M_{q,k}) \times M_r \times (I_4 \times M_r) \\
 &\quad \times R \times Q^{k-1} \times S
 \end{aligned}$$




图5 基本R-S触发器时序展开

因此,边沿 R - S 触发器在第 $k+1$ 个时序帧的 PTM:

$$\begin{aligned} P_{rs_FF_e,k+1} &= [M_{\text{nand}} \times M_{\text{nand}} \times (I_2 \otimes M_{q,k}) \times M_r \times (I_4 \otimes M_r)]^T \\ &= [M_{\text{nand}} \times M_{\text{nand}} \times (I_2 \otimes M_{q,k}) \times ((M_r \otimes I_8) * (I_2 \otimes (I_2 \otimes M_r)))]^T \\ &= [M_{\text{nand}} \times M_{\text{nand}} \times (I_2 \otimes M_{q,k} \otimes I_2) * ((M_r \otimes I_8) * (I_2 \otimes (I_2 \otimes M_r)))]^T \\ &= [M_{\text{nand}} \times M_{\text{nand}} \times (I_2 \otimes M_{q,k} \otimes I_2) * (M_r \otimes I_2 \otimes M_r)]^T \\ &= [(M_{\text{nand}} \times M_{\text{nand}}) * (I_2 \otimes M_{q,k} \otimes I_2) * (M_r \otimes I_2 \otimes M_r)]^T \\ &= (M_r \otimes I_2 \otimes M_r)^T * (I_2 \otimes M_{q,k} \otimes I_2)^T * (M_{\text{nand}} \times M_{\text{nand}})^T \\ &= (F_2 \otimes I_2 \otimes F_2) * (I_2 \otimes P_{rs_FF_e,k} \otimes I_2) * (P_{\text{nand}} \times P_{\text{nand}}) \\ &= (F_2 \otimes I_2 \otimes F_2) * (I_2 \otimes P_{rs_FF_e,k} \otimes I_2) * P_{rs_FF_e} \end{aligned}$$

因此,就得到了如下计算 PTM 的迭代方程:

$$P_{rs_FF_e,k+1} = (F_2 \otimes I_2 \otimes F_2) * (I_2 \otimes P_{rs_FF_e,k} \otimes I_2) * P_{rs_FF_e}$$

其中, $P_{rs_FF_e}$, $P_{rs_FF_e,k}$ 和 $P_{rs_FF_e,k+1}$ 分别是边沿 R - S 触发器在第 1 个时序帧、第 k 个时序帧和第 $k+1$ 个时序帧的 PTM. 用这个迭代方程就可以计算边沿 R - S 触发器在第 n 个时序帧的 PTM. 类似地,可以得到其他类型触发器 PTM 计算的迭代方程.

3.2 触发器可靠度计算

在触发器 PTM 计算方法的分析基础上,提出基于 PTM 的触发器可靠度计算方法:F-PTM 方法首先从触

发器电路的特征方程出发,再用电路 PTM 的判定定理推理计算触发器的 PTM,并用迭代方式计算出电路在第 k 个时间帧的 PTM,最后,根据输入信号的概率分布函数和式(6)计算出电路的可靠度^[14].

$$R = \|V * (P \mathcal{I})\| \quad (4)$$

其中, R 为电路的可靠度, P 为电路的 PTM, 它的理想概率转移矩阵为 I , 输入概率分布为 V .

以基本 R - S 锁存器为例加以说明. 基本 R - S 锁存器的 PTM 为 P_{rs_latch} , 无故障时其 ITM 为 I_{rs_latch} , $R=S=0$ 为限制输入, 其他输入可以认为是均匀分布, 即输入概率分布向量 $V_{rs_latch} = [0, 1/6, 0, 1/6, 1/6, 1/6, 1/6, 1/6]^T$. 基本 R - S 锁存器的可靠度为: $R_{rs_latch} = \|(V_{rs_latch} * P_{rs_latch} \circ P_{rs_latch})\|$.

4 实验与分析

实验电路分成三类:① D 锁存器, 正边沿 D 触发器, 和正边沿双 D 型触发器 74HC74;② 正边沿 J - K 触发器, 主从 J - K 触发器, 和边沿触发双 J - K 触发器 74HC112;③ 基本 R - S 与非门锁存器, 正边沿 R - S 触发器, 主从 R - S 触发器, 和四个基本 R - S 锁存器 74LS279. 假设实验电路中各个逻辑门的差错概率 p 与当前 CMOS 技术的水平相适应^[9].

4.1 实验数据分析

表 2 为锁存器和触发器可靠度评估实验数据, 其中迭代次数为电路可靠度经过迭代计算后, 可靠度收敛时的迭代次数. 图 6 显示了三种触发器电路迭代计算时, 可靠度的变化情况.

表 2 锁存器和触发器可靠度评估实验数据

电路	可靠度					迭代次数
	$p = 1e-6$	$p = 1e-5$	$p = 1e-4$	$p = 1e-3$	$p = 1e-2$	
D 锁存器	0.9999985	0.9999850	0.9998500	0.9985010	0.9851000	1
正边沿 D 触发器	0.9999970	0.9999700	0.9997000	0.9970045	0.9704460	1
主从 D 触发器	0.9999970	0.9999700	0.9997001	0.9970065	0.9706440	1
74AHC74	0.9999970	0.9999700	0.9997000	0.9970045	0.9704460	1
正边沿 J - K 触发器	0.6626467	0.6249708	0.6247001	0.6220110	0.5960788	53538
主从 J - K 触发器	0.7998491	0.6255904	0.6247001	0.6220110	0.5960788	1119
74HC112	0.6626467	0.6249708	0.6247001	0.6220110	0.5960788	53538
基本 RS 锁存器	0.9999900	0.9999000	0.9990024	0.9902287	0.9176052	135
正边沿 RS 触发器	0.9999900	0.9999000	0.9990024	0.9902287	0.9176052	135
主从 RS 触发器	0.9980031	0.9937066	0.9803069	0.9396744	0.8251981	1119
74LS279	0.9999972	0.9999717	0.9997168	0.9971751	0.9724864	55

按电路类别分析实验数据可知:① D 锁存器活 D 触发器可靠度高, 说明电路的屏蔽作用强, 和正边沿 D 触发器的可靠度相同, 这是因为 74AHC74 由两个相互独立的正边沿 D 触发器组成;② J - K 触发器的可靠度较低, 说明电路的屏蔽作用较弱, 正边沿 J - K 触发器和 74HC112 的可靠度相同, 因为 74HC112 是边沿触发双

J - K 触发器;③ R - S 锁存器和 R - S 触发器的可靠度较高, 74LS279 是由四个相互独立 R - S 锁存器构成的, 只用了 Q 端; 而基本 R - S 与非门锁存器中的 Q 和 \bar{Q} 作为输出端, 因而 74LS279 比基本 R - S 与非门锁存器电路的可靠度高. 综上分析, D 触发器的可靠度明显优于 R - S 触发器和 J - K 触发器.

进一步分析实验数据可得: ①电路的可靠度随着 p 的增加而减小, 这是因为差错概率越大, 电路出错的概率就越大, 电路可靠度就会变小. ②多数电路可靠度随着迭代计算次数的增加而减小. 这是因为电路的反馈作用会影响电路的可靠度, 例如, 图 7 中 $R-S$ 触发器和 $J-K$ 触发器的可靠度随着迭代计算次数的增加而减小.




图6 三种触发器电路的可靠度

③电路的可靠度经过迭代计算会收敛于某一确定的值. 因为触发器电路本身存在固有的屏蔽作用. 例如基本 $R-S$ 与非门锁存器经过 135 次迭代后收敛. ④所有 D 锁存器和 D 触发器的可靠度不会随着迭代次数的增加而减小, 如表 2 和图 7 所示. 这是由于 D 触发器有其固有的逻辑屏蔽作用强, 内部的反馈作用不会影响电路的可靠度. 从 D 触发器的特征方程 $Q^{n+1} = D$ 也可知道, 它的当前状态ⁿ 不会影响下一状态 Q^{n+1} 的输出.

4.2 不同方法的比较

Monte Carlo 仿真的精确度高, 验证实验结果准确性通常与 Monte Carlo 仿真的实验结果进行了比较^[9]. F-PTM 方法、MP 方法的实验结果与也 Monte Carlo 仿真的实验结果进行了比较. 实验中采用 Monte Carlo 方法时每个电路采样的样本数为 50000 个, 采用 F-PTM 方法和 MP 方法实验时可靠度收敛时, 评估实验结束. p 取三个不同值 ($1e-6$ 、 $1e-4$ 、 $1e-2$) 的实验结果的相对误差如表 3 所示.

表 3 不同可靠度评估方法的实验结果比较

电路	$p = 1e-6$		$p = 1e-4$		$p = 1e-2$	
	γ_{F-PTM}	γ_{MP}	γ_{F-PTM}	γ_{MP}		
D 锁存器	0.0003	0.00037	0.02999	0.03749	3.15669	3.9329
正边沿 D 触发器	0.00015	0.00037	0.01497	0.03747	1.59879	3.90899
主从 D 触发器	0.00008	0.00019	0.00973	0.02099	0.99746	2.12939
74AHC74	0.00015	0.00038	0.01498	0.03748	1.62642	3.93725
正边沿 JK 触发器	0.00028	0.00028	0.02745	0.02817	2.61033	2.91229
主从 JK 触发器	0.00017	0.00034	0.01735	0.0342	1.45181	3.67229
74HC112	0.00028	0.00028	0.02751	0.02811	2.6063	2.91654
基本 RS 锁存器	0.00003	0.00029	0.00319	0.02903	0.3918	3.01486
正边沿 RS 触发器	0.00002	0.00031	0.00023	0.02935	0.04318	3.04501
主从 RS 触发器	0.00013	0.00038	0.01345	0.03762	1.53892	4.01365
74LS279	0.00017	0.00029	0.01648	0.02898	1.73484	3.00802

表 4 可靠度评估方法的时间开销和内存开销的比较

电路	时间开销 (s)			内存开销 (MB)		
	F-PTM	MP	Monte Carlo	F-PTM	MP	Monte Carlo
D 锁存器	0.014	0.048	49.259	2.438	2.563	4.652
正边沿 D 触发器	0.018	0.047	50.125	2.473	2.566	4.332
主从 D 触发器	0.005	0.058	103.684	2.481	2.544	5.426
74AHC74	0.098	0.095	98.903	2.481	2.572	5.419
正边沿 JK 触发器	0.115	0.05	64.83	2.469	2.566	4.572
主从 JK 触发器	0.02	0.048	93.158	2.477	2.573	5.449
74HC112	0.336	0.089	129.847	2.488	2.564	5.428
基本 RS 锁存器	0.016	0.054	47.722	2.285	2.555	4.52
正边沿 RS 触发器	0.018	0.048	48.008	2.473	2.566	4.642
主从 RS 触发器	0.02	0.051	75.754	2.472	2.574	4.645
74LS279	0.008	0.159	190.048	2.484	2.574	5.469

比较 F-PTM 方法和 MP 方法相对 Monte Carlo 方法的相对误差发现: MP 方法实验结果相对误差 γ_{MP} 比 F-PTM 方法的相对误差 γ_{F-PTM} 更大. 因此, 实验表明 F-PTM 方法评估得到的结果更精确. 这是因为 F-PTM 方法是通过计算整个触发器电路的 PTM, 然后再计算出电路的可

靠度, 而电路的 PTM 考虑了所有输入组合的差错概率, 并且所有输入组合可以同时计算, 不涉及输入向量的采样就可以精确地计算出差错概率. 而 MP 方法用梯度因子方法计算反馈信号对电路可靠度的影响, 梯度因子人为设置 $gr = 0.5$ ^[9], 从而影响评估结果的精度.

表 4 给出了 F-PTM、MP 和 Monte Carlo 等方法实验的时间开销和内存开销. 数据表明, F-PTM 方法和 MP 方法的内存开销差别不大, 因为触发器可靠度评估实验电路的规模较小. 但 F-PTM 方法的时间开销比 Monte Carlo 方法小很多.

5 结束语

本文提出了 F-PTM 方法, 用于计算触发器电路可靠度. F-PTM 方法从触发器电路的特征方程出发, 用电路 PTM 的判定定理推理计算触发器电路的 PTM, 并用迭代方式计算电路在第 k 个时间帧的 PTM, 最后考虑输入向量的概率分布计算出触发器的可靠度. 本文对

F-PTM 方法的电路 PTM 判定定理给出了理论证明. 与传统的 PTM 方法相比较, F-PTM 方法既能计算组合电路的 PTM, 也计算触发器电路的 PTM, 其通用性强. 与已有的评估方法相比较, F-PTM 方法的实验结果比 MP 方法的实验结果更为接近 Monte Carlo 方法的仿真试验结果, 表明 F-PTM 方法评估得到的实验结果更精确. F-PTM 方法的后续研究工作在文献[17]中论述.

参考文献

- [1] 王真, 江建慧. 基于概率转移矩阵的串行电路可靠度计算方法[J]. 电子学报, 2009, 37(2): 241-247.
Wang Z, Jiang J H. A serial method of circuit reliability calculation based on probabilistic transfer matrix[J]. Acta Electronica Sinica, 2009, 37(2): 241-247. (in Chinese)
- [2] E Taylor, J Han, J Fortes. Towards accurate and efficient reliability modeling of nanoelectronic circuits[A]. Proceedings of Sixth IEEE Conference on Nanotechnology[C]. Ohio, USA; IEEE Computer Society, 2006. 395-398.
- [3] J Han, E Taylor, J Gao, et al. Reliability modeling of nanoelectronic circuits[A]. Proceedings of 5th IEEE Conference on Nanotechnology, 2005[C]. Nagoya, Japan; IEEE Computer Society, 2005. 104-107.
- [4] G Norman, D Parker, M Kwiatkowska, et al. Evaluating the reliability of NAND multiplexing with PRISM[J]. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, 2005, 24(10): 1629-1637.
- [5] 肖杰, 江建慧, 等. 一个面向缺陷分析的电路成品率与可靠性的关系模型[J]. 电子学报, 2014, (04): 747-755.
XIAO Jie; JIANG Jian-hui, et al. A defect analysis-oriented relation model of circuit yield and reliability[J]. Acta Electronica Sinica, 2005, 24(10): 1629-1637. (in Chinese)
- [6] N Miskov-Zivanov, D Marculescu. Soft error rate analysis for sequential circuits[A]. Proceedings of Design, Automation & Test in Europe Conference & Exhibition[C]. Nice, France; IEEE Computer Society, 2007. 1-6.
- [7] N Miskov-Zivanov, D Marculescu. Modeling and optimization for soft-error reliability of sequential circuits[J]. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, 2008, 27(5): 803-816.
- [8] H Asadi, et al. Soft error modeling and protection for sequential elements[A]. Proceedings of the 20th IEEE International Symposium on Defect and Fault Tolerance in VLSI Systems[C]. Monterey, USA; IEEE Computer Society, 2005. 463-471.
- [9] S J S Mahdavi, K Mohammadi. SCRAP; Sequential circuits reliability analysis program[J]. Microelectronics Reliability, 2009, 49(7): 924-933.
- [10] M R Choudhury, K Mohanram. Accurate and scalable reliability analysis of logic circuits[A]. Proceedings of IEEE/ACM Conference on Design, Automation & Test in Europe Conference & Exhibition, 2007[C]. Nice Acropolis, France; IEEE Computer Society, 2007. 1-6.
- [11] M R Choudhury, K Mohanram. Reliability analysis of logic circuits[J]. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, 2009, 28(3): 392-405.
- [12] K Lingasubramanian, S Bhanja. Probabilistic error modeling for sequential logic[A]. Proceedings of the 7th IEEE Conference on Nanotechnology[C]. Hong Kong; IEEE Computer Society, 2007. 616-620.
- [13] K Lingasubramanian, S Bhanja. An error model to study the behavior of transient errors in sequential circuits[A]. Proceedings of the 22nd International Conference on VLSI Design[C]. New Delhi, India; IEEE Computer Society, 2009. 485-490.
- [14] S Krishnaswamy, G F Viamontes, I L Markov, et al. Accurate reliability evaluation and enhancement via probabilistic transfer matrices[A]. Proceedings of the IEEE/ACM Conference on Design, Automation and Test in Europe[C]. Orlando, USA; IEEE Computer Society, 2005. 282-287.
- [15] C Ouyang, J Jiang, J Xiao. Reliability evaluation of flip-flops based on probabilistic transfer matrices[A]. Proceedings of the 16th IEEE Pacific Rim International Symposium on Dependable Computing (PRDC)[C]. Tokyo; IEEE Computer Society, 2010. 239-240.
- [16] D Cheng. Semi-tensor product of matrices and its application to Morgen's problem[J]. Science in China Series F: Information Sciences, 2001, 44(3): 195-212.
- [17] 欧阳城添, 江建慧. 基于概率转移矩阵的时序电路可靠度计算方法[J]. 电子学报, 2013, 41(1): 171-177.
Ouyang C, Jiang J. Reliability estimation of sequential circuit based on probabilistic transfer matrices[J]. Acta Electronica Sinica, 2013, 41(1): 171-177. (in Chinese)

作者简介



欧阳城添 (通讯作者) 男, 1975 年生, 江西安远人, 博士, 主要研究领域为计算机系统结构、容错计算、高层电路可靠性评估。
E-mail: 2010oyet@tongji.edu.cn

江建慧 男, 1964 年生, 浙江淳安人, 博士, 教授, 博士生导师, 主要研究领域为可信系统与网络、软件可靠性工程、VLSI/SoC 测试与容错。
E-mail: jhjiang@tongji.edu.cn

王曦 女, 1974 年生, 湖南双峰人, 博士, 主要研究领域为形式化方法、模型检测、高可信系统的安全性分析与评估。