%0 Journal Article %A 方芳 %A 秦振陆 %A 王伟 %A 朱侠 %A 郭二辉 %A 任福继 %T 3D芯片绑定中测试绑定次序对成本的影响 %D 2017 %R 10.3969/j.issn.0372-2112.2017.09.030 %J 电子学报 %P 2263-2271 %V 45 %N 9 %X 针对3D SICs(3D Stacked Integrated Circuits,三维堆叠集成电路)在多次绑定影响下的成本估算问题,现有的方法忽略了实际中经常发生的丢弃成本,从而使得理论的测试技术不能很好的应用于实际生产.本文根据绑定中测试的特点,提出了一种协同考虑绑定成功率与丢弃成本的3D SICs理论总成本模型.基于该模型,提出了一种3D SICs最优绑定次序的搜索算法.最后,进一步提出了减少绑定中测试次数的方法,实现了"多次绑定、一次测试",改进了传统绑定中测试"一绑一测"的方式.实验结果表明,本文提出的成本模型更贴近于实际生产现状,最优绑定次序、最优绑定中测试次数可以更加有效指导3D芯片的制造. %U https://www.ejournal.org.cn/CN/10.3969/j.issn.0372-2112.2017.09.030