%0 Journal Article %A 魏子辉 %A 黄水龙 %A 单强 %T 采用环型运放的12-bit 40-MS/s采样保持电路设计实现 %D 2017 %R 10.3969/j.issn.0372-2112.2017.12.009 %J 电子学报 %P 2890-2895 %V 45 %N 12 %X 为了保证模数转换器转换速度和精度,本文基于0.18微米工艺,设计实现了一款应用于12-bit 40-MS/s流水线ADC前端的采样保持电路.所采用的环型结构运放,可以简化设计、且占用面积小;同时,采用绝缘体上硅工艺,可以消除栅压自举开关中开关管的衬偏效应,改善开关的线性度,提高采样保持电路的性能.采样保持电路面积是0.023平方毫米.测试结果表明:在1.5V供电电压下,采样保持电路功耗是3.5mW;在1MHz输入频率、40MHz采样频率下,该采样保持电路无杂散动态范围可以达到76.85dB,满足12-bit 40-MS/s流水线模数转换器应用需求. %U https://www.ejournal.org.cn/CN/10.3969/j.issn.0372-2112.2017.12.009