%0 Journal Article %A 张明科 %A 胡庆生 %T 一个用于背板通信的24Gb/s高速自适应组合均衡器 %D 2017 %R 10.3969/j.issn.0372-2112.2017.07.009 %J 电子学报 %P 1608-1612 %V 45 %N 7 %X

本文介绍了应用于背板通信系统中均衡器的设计与实现.该均衡器采用连续时间线性均衡器(Continuous Time Linear Equalizer,CTLE)和2抽头判决反馈均衡器(Decision Feedback Equalizer,DFE)的组合结构来消除信道码间干扰中的前标分量和后标分量.在设计中,CTLE采用双路均衡器结构补偿信道不同频率的损耗,减小了电路的面积和功耗;DFE采用半速率预处理结构来缓解传统DFE结构中关键反馈路径的时序限制,并采用模拟最小均方(Least Mean Square,LMS)算法电路控制DFE系数的自适应.电路采用IBM 0.13μm BiCMOS工艺设计并实现,测试结果表明对于经过18英寸背板后眼图完全闭合的24Gb/s的信号,均衡后的眼图水平张开度达到了0.81UI.整个均衡器芯片包括焊盘在内的芯片面积为0.78×0.8mm2,在3.3V的电源电压下,功耗为624mW.

%U https://www.ejournal.org.cn/CN/10.3969/j.issn.0372-2112.2017.07.009