%0 Journal Article %A 吴柯柯 %A 沈玉鹏 %A 刘家瑞 %A 王志宇 %A 莫炯炯 %A 郁发新 %T 1.8Vpp 250MS/s低谐波失真流水线ADC %D 2020 %R 10.3969/j.issn.0372-2112.2020.11.021 %J 电子学报 %P 2242-2249 %V 48 %N 11 %X 采用40nm CMOS工艺设计了一款在250MS/s采样率下具有1.8Vpp满摆幅和低谐波失真性能的流水线ADC(Analog-to-Digital Converter).针对传统源跟随器结构的输入缓冲器在大摆幅下驱动大采样电容时线性度恶化的问题,采用了改进型电流注入技术和漏端电压自举技术.ADC中实现采样和电荷转移功能的开关采用薄栅器件设计,其工作电压由片上LDO(Low Dropout Regulator)提供,在降低开关寄生和电荷注入的同时保障了器件的可靠性.测试结果表明,对于10.1MHz单音输入,该ADC在-1dBFS下的信噪失真比、无杂散动态范围和总谐波失真分别为68.3dB、76.4dBc、-75.1dBc,在-1.57dBFS下的信噪失真比、无杂散动态范围和总谐波失真分别达68.3dB、80.1dBc、-78.6dBc. %U https://www.ejournal.org.cn/CN/10.3969/j.issn.0372-2112.2020.11.021