太赫兹探测及成像技术是推动太赫兹科学技术发展的基础和关键.为了实现高灵敏太赫兹探测及成像，设计了一种台面型硅基阻挡杂质带太赫兹探测器，详细介绍了其结构及探测机理，描述了其制备工艺流程，并搭建了黑体响应测试系统.结果表明，4.2K温度条件下，3.8V工作偏压时，探测器峰值响应率可达55A/W，响应频段覆盖6.7~60THz.此外，搭建了一套两维扫描成像系统，实现了高分辨率被动成像.实验结果表明，成像系统空间分辨率可达400μm、温度分辨率约为7.5mK.

硅基光电晶体管在高频通信、自动控制、电力系统领域具有广泛的应用前景.从系统验证和仿真的角度，迫切需要建立光电晶体管的等效电路模型，该模型需要包含电学特性和光学特性.本文提出了一种高频(100MHz~1GHz)硅基光电晶体管的SPICE(Simulation Program with Integrated Circuit Emphasis)等效模型，包含器件的主要光电特性，通过TCAD(Technology Computer Aided Design)仿真建立了模型中关键电学和光学参数的提取方法.基于所建立的高频光电晶体管的SPICE模型等效电路进行仿真，所得到的仿真结果能够完整描述光电晶体管的电学特性和光学特性，并验证了模型在器件模拟与电路应用上的可行性，表明本文所提出的SPICE模型和参数提取方法，对于基于高频光电晶体管的系统仿真，具有参考价值.

本文采用0.18μm标准CMOS工艺设计并制备了一种MOS结构的低压栅控硅基发光器件.该光源器件内部采用n⁺-p⁺-p⁺-n⁺-p⁺-p⁺-n⁺的叉指结构,在相邻两个p⁺有源区之间覆盖多晶硅栅作为第三端控制电极,用于在源/漏区边缘形成场诱导结,降低p⁺/n-well结的反向击穿电压,提高器件发光功率.测试结果表明,该光源器件可以发射420nm~780nm的黄色可见光,在3V的正向栅压下,p⁺/n-well发光二极管的反向击穿电压下降到3V以下,光输出功率提高至2倍以上.本文设计的光源器件工作电压较低,并且与CMOS工艺完全兼容,可以与其他CMOS电路共用电源并且实现单片集成,在硅基光电子集成领域具有一定的应用价值.

由于不成熟的工艺技术和老化影响，基于硅通孔（Through Silicon Via，TSV）的三维集成电路（Three-Dimensional Integrated Circuit，3D IC）中易发生聚簇故障，而降低芯片良率.为修复TSV聚簇故障，本文提出基于间隔分组的故障冗余结构.通过间隔分组将聚簇的TSV故障分散到不同冗余组从而利用各组的冗余资源修复，并利用MUX链实现组间共享冗余资源.实验结果表明，相较传统的路由、环形、切换转移冗余结构，本文结构修复率分别提高27.5%、62.7%及11.4%.并且在聚簇严重的情况下，本文结构修复率保持接近100%.

采用平面栅MOSFET器件结构，结合优化终端场限环设计、栅极bus-bar设计、JFET注入设计以及栅氧工艺技术，基于自主碳化硅工艺加工平台，研制了1200V大容量SiC MOSFET器件.测试结果表明，器件栅极击穿电压大于55V，并且实现了较低的栅氧界面态密度.室温下，器件阈值电压为2.7V，单芯片电流输出能力达到50A，器件最大击穿电压达到1600V.在175℃下，器件阈值电压漂移量小于0.8V；栅极偏置20V下，泄漏电流小于45nA.研制器件显示出优良的电学特性，具备高温大电流SiC芯片领域的应用潜力.

建立了两种碳化硅（SiC）器件JFET和MOSFET的失效模型.失效模型是在传统的电路模型的基础上引入了额外附加的泄漏电流，其中，SiC JFET是在漏源极引入了泄漏电流，SiC MOSFET是在漏源极和栅极引入了泄漏电流；同时，为了体现温度和电场强度与失效的关系，用与温度和电场强度相关的沟道载流子迁移率代替了传统电路模型所采用的常数迁移率.有关文献的实验结果和半导体器件的计算机模拟（Technology Computer Aided Design，TCAD）验证了两种SiC器件失效模型的准确性.所建立的失效模型能够对比SiC JFET和SiC MOSFET的短路特性.

提出了一种非对称双栅应变硅HALO掺杂沟道金属氧化物半导体场效应管结构.该器件前栅和背栅由两种不同功函数的金属构成，沟道为应变硅HALO掺杂沟道，靠近源区为低掺杂区域，靠近漏区为高掺杂区域.采用分区的抛物线电势近似法和通用边界条件求解二维泊松方程，分别求解了前背栅表面势、前背栅表面电场及前背栅阈值电压，建立了双栅器件的表面势、表面电场和阈值电压解析模型.详细讨论了物理参数对解析模型的影响.研究结果表明，该器件能够很好的抑制短沟道效应、热载流子效应和漏致势垒降低效应.模型解析结果与DESSIS仿真结果吻合较好，证明了该模型的正确性.