

基于二分法量子可逆逻辑电路综合

杨忠明¹, 陈汉武¹, 王冬^{1,2}

(1. 东南大学计算机科学与工程学院, 江苏南京 210096; 2. 河南大学计算机中心, 河南开封 415002)

摘要: 为了能以较小的代价自动高效地构造量子可逆逻辑电路, 提出了一种新颖的量子可逆逻辑电路综合方法. 该方法通过线拓扑变换和对换演算, 利用递归思想, 将 n 量子电路综合问题转换成单量子电路综合问题, 从而完成电路综合, 经过局部优化生成最终电路. 该算法综合出全部的 3 变量可逆函数, 未优化时平均需 6.41 个 EGT 门, 优化后平均只需 5.22 个 EGT 门; 理论分析表明, 综合 n 量子电路最多只需要 $n2^{n-1}$ 个 EGT 门. 与同类算法相比, 综合电路所用可逆门的数量大幅减少. 同时该算法还避免了时空复杂度太大的问题, 便于经典计算机实现.

关键词: 可逆逻辑; 电路综合; 多量子; 二分法; 量子计算

中图分类号: TP387 **文献标识码:** A **文章编号:** 0372-2112 (2012) 05-1045-05

电子学报 URL: <http://www.ejournal.org.cn> **DOI:** 10.3969/j.issn.0372-2112.2012.05.030

Qubits Reversible Logic Circuits Synthesis Based on Bisection Method

YANG Zhong-ming¹, CHEN Han-wu¹, WANG Dong^{1,2}

(1. School of Computer Science and Engineering, Southeast University, Nanjing, Jiangsu 210096, China;

2. Computer Center, Henan University, Kaifeng, Henan 415002, China)

Abstract: In order to efficiently automatically construct quantum reversible logic circuits with low cost, a novel method for quantum circuit's synthesis is proposed. Through the line topology transformation and truth table permutation, it converts an n -qubit circuit synthesis problem into single quantum circuit synthesis using traditional recursive thought. Then directly generate relevant circuit. After optimization, the quantum reversible logic circuit is synthesized finally. All 3-qubit reversible logic circuits have been synthesized by this method. The average number of EGT gates is only 6.41, and the number is down to 5.22 after optimization. Experimental results show that the number of gates to construct reversible logic circuits is less than other methods. For any n -qubit binary logic function, the number of EGT gates is less than $n2^{n-1}$. Meanwhile, it voids the exponential nature of the memory or run-time complexity, and is very simple to implement in classical computer.

Key words: reversible logic; circuit's synthesis; multi-qubits; bisection method; quantum computing

1 引言

量子计算机可等效为量子图灵机, 量子图灵机可等价于量子逻辑电路^[1], 因此可通过量子逻辑门的级联构建量子计算机. 目前常用的量子逻辑门有 NOT 门、CNOT 门、Toffoli 门、通用 Toffoli 门等. 如何使用指定量子门自动生成量子代价较小的量子电路, 其本质就是量子可逆逻辑综合问题, 为此诸多学者提出了各种综合算法, 如 Song 等^[2]研究了可逆逻辑门的代数特征, 提出用群论方法综合量子可逆逻辑电路; Iwama 等^[3]针对特定 CNOT, 给出了电路的综合规则; Miller 等^[4,5]应用谱函数实现近似最优的可逆电路化简; Maslov 等^[6]率先在量子可逆电路综合中提出真值表构造法以及使用模板技术优化电路的思想; Li 等^[7]给出了通用的模板构造与优化算法;

Shende 等^[8,9]将可逆逻辑电路综合简化为置换问题, 并提出了性能较好的递归算法; Yang 等^[10]提出了以 3-循环作为电路综合的基本块, 使之在仅使用 NT 量子门库情况下, 实现了可逆逻辑电路的自动构造. 上述算法虽可以较高效率综合出电路, 但并非最优电路. Shende 等^[9]利用穷尽搜索法, 综合出所有三量子最优电路, 但其所需的时空复杂度太大, 随着综合量子比特数的增加, 综合可逆逻辑电路所需的时间和空间都远远超过经典计算机所能承受的范围.

本文受二分快速排序思想的启发, 提出了一种新颖的多量子电路综合方法. 该方法先将一个 n ($n \in N$) 量子电路的函数表示成真值表的形式; 然后通过线拓扑变换和对换演算, 将 n 量子电路映射函数的真值表分成 2 块相互独立的 $n-1$ 量子电路映射函数的真值表; 利用

传统的递归思想,重复此二分过程,直至把 n 量子的电路综合问题转换成单量子电路综合问题;最后将对换运算的电路反向级联,经过局部优化即可生成最终电路.该方法可在有限空间内,快速综合出任意量子可逆逻辑电路.实验结果表明,与同类电路综合算法相比,综合电路所用门的数量明显减少.

2 基本概念

定义 1 (可逆逻辑) 设 $f(x_1, x_2, \dots, x_k) = (y_1, y_2, \dots, y_k)$ 为一个 k 元的布尔函数,即 $f: B^k \rightarrow B^k$, 其中 $B = \{0, 1\}$, 则 f 是可逆的当且仅当 f 是双射函数. 逻辑门是可逆的当且仅当它实现的是一个可逆函数,若干可逆逻辑门的级联构成的电路称为可逆电路.

定义 2 (量子门) Toffoli 量子门,记为 $\text{TOF}(C, T)$, 简称 TOF 门. 输入变量集合 $In = \{x_{i_1}, x_{i_2}, \dots, x_{i_n}\}$, 控制端集合 $C = \{x_{i_2}, x_{i_3}, \dots, x_{i_n}\}$, 用“ \cdot ”表示, 受控端集合 $T = \{x_{i_1}\}$, 用“ \oplus ”表示, 且 $C \cap T = \emptyset, C \cup T \subset In$; 输出变量集合映射为 $\{x_{i_1} \oplus \prod_{k=2}^n x_{i_k}, x_{i_2}, \dots, x_{i_n}\}$. 常用的几种 TOF 门如图 1 所示.




图1 量子逻辑门

定义 3 扩展通用 Toffoli (Extended General Toffoli) 门 记为 $\text{EGT}(C, T)$, 是由下面 4 种线型组成(如图 2).

(1)肯定控制线(图 2(a)):如果在这条线上输入的是 0, 则受控线的值将不改变. 如果输入的是 1, 则其它的肯定/否定控制线确定受控线上的值是否被反转. 通过肯定控制线的值不变.

(2)否定控制线(图 2(b)):如果在这条线上输入的是 1, 则受控线的值将不改变. 如果输入的是 0, 则其它的肯定/否定控制线确定受控线上的值是否被反转. 通过否定控制线的值不变.

(3)受控线(图 2(c)):每个门只有一条受控线, 通过受控线的值, 受肯定/否定控制线的控制.

(4)无关线(图 2(d)):通过无关线的值不变, 也不对其它线产生影响.

由这四种线型组成的可逆逻辑门,称之为扩展通

用 Toffoli 门,简称 EGT. EGT 门可转化成 TOF 门,如图 3.




图2 EGT门基本线型




图3 EGT与TOF门等价变换

定义 4 (邻接矩阵) 设有两个不同的二进制数 s 和 t . 连接 s 和 t 的一个邻接矩阵定义为:以 s 开头以 t 结束的一组二进制数组成的矩阵,使得相邻的两个二进制数恰好仅有一位不同.

例 1 $s = (1001)_B, t = (0111)_B$, 连接 s 和 t 的邻接矩阵如图 4(a). 邻接矩阵中相邻两行二进制数的转换, 可由一个 EGT 门实现, 让其中变化的那一位做受控端, 而其余不变的位做控制端, s 变换到 t 的电路如图 4(b).

综合方案:把 n 量子的电路综合函数表示成真值表形式;真值表通过演算分成上下独立的两部分(二分排序);经过对




图4 s 变换到 t 的电路

等映射后,转化成 $n - 1$ 量子的综合问题;重复此过程直至把 n 量子的电路综合问题转换成单量子电路综合问题,从而完成电路综合.

表 1 给出需要设计的某一三量子逻辑电路应完成的输入与输出对应关系的真值表,该关系可用函数 $f(c, b, a) \rightarrow (c^0, b^0, a^0)$ 表示. 首先按照最高位(c)可将表格分为上下两部分(对等数量),其次确定上半部分为考察对象,选择最高位(c)为 1 的二进制数作为对换对象;对每一个这样的对象在下半部寻找一个仅有一位不同的二进制数(一定存在)进行对换,这样的对换一定存在一个 EGT 门可以实现. 通过表格上下两部分中元素的多次对换,最终把真值表分成相互独立的两部分(前半首位为 0,后半首位为 1). 我们把表格的二分过程称为表格预处理阶段.

表 1 函数 f 的二分示意表

cba	(i)	(ii)	(iii)	(iv)
	$c^0 b^0 a^0$	$c^1 b^1 a^1$	$c^2 b^2 a^2$	$c^3 b^3 a^3$
000	001	001	001	001
001	111 ^①	101 ^③	100 ^④	000 ^②
010	011	011	011	011
011	010	010	010	010
100	101 ^③	111 ^①	111 ^①	111 ^①
101	000 ^②	000 ^②	000 ^②	100 ^④
110	100 ^④	100 ^④	101 ^③	101 ^③
111	110	110	110	110

如表 1 所示,要把表格分成相互独立的两部分,需要对表格中的 11 和 ②两元素互换. 这 2 个元素有 3 个比特位不相同,无法通过直接增加一个 EGT 门实现交

换.为此,在表格中寻找能够插入二者之间的邻接矩阵元素(即相邻的 2 个二进制之间仅有 1 位不同,见定义 4),寻找结果如表 1 中第 (i) 列所示.先让①和③互换,这 2 个元素只有 1 位(中间位)比特位不同,可通过增加 1 个 EGT(ca, b)门实现这个对换,实现 (c, b, a) 映射到 (c^1, b^1, a^1) ((ii) 列),即表 1 中 (i) 列映射到 (ii) 列.同理,增加 EGT($c\bar{b}, a$)门实现第 (ii) 列中③和④两元素互换,实现 (c^1, b^1, a^1) ((iii) 列)映射到 (c^2, b^2, a^2) ((iii) 列).然后增加 EGT($\bar{b}a, c$)门实现第 (iii) 列中④和②两元素互换,即实现 (c^2, b^2, a^2) 映射到 (c^3, b^3, a^3) ((iv) 列).此时函数 $f'(c, b, a) \rightarrow (c^3, b^3, a^3)$ 对应的电路将完成 (c, b, a) 映射到 (c^3, b^3, a^3) ,其中 $f' = f \times \text{EGT}(ca, b) \times \text{EGT}(c\bar{b}, a) \times \text{EGT}(\bar{b}a, c)$.因此完成函数 f' 的电路设计,并在其后部再级联上 EGT($\bar{b}a, c$)、EGT($c\bar{b}, a$)和 EGT(ca, b),即可完成电路设计,实现函数 $f(c, b, a) \rightarrow (c^0, b^0, a^0)$.

对于函数 f' 的真值表上半部分(表 1(iv) 列上半部分),首位(c 位)都为 0,去掉首位后,后两位对应一个两量子电路 $f_c(b, a) \rightarrow (b^3, a^3)$,其真值表如表 2 所示,假定其实现电路用 G 表示.函数 f' 的真值表下半部分,首位都为 1,去掉首位后,后两位对应一个两量子电路 $f_H(b, a) \rightarrow (b^3, a^3)$,其真值表如表 3 所示,假定其实现电路用 H 表示.则函数 f 一次二分后其电路如图 5.




表 2 函数 f_c 的二分示意表

	(i)	(ii)	(iii)
ba	$b^3 a^3$	$b^4 a^4$	$b^5 a^5$
00	01 ^①	00 ^②	00 ^②
01	00 ^②	01 ^①	01 ^①
10	11 ^③	11 ^③	10 ^④
11	10 ^④	10 ^④	11 ^③


表 3 函数 f_H 的二分示意表

	(i)	(ii)	(iii)	(iv)
ba	$b^3 a^3$	$b^6 a^6$	$b^7 a^7$	$b^8 a^8$
00	11 ^①	01 ^③	00 ^②	00 ^②
01	00 ^②	00 ^②	01 ^③	01 ^③
10	01 ^③	11 ^①	11 ^①	10 ^④
11	10 ^④	10 ^④	10 ^④	11 ^①

重复二分综合过程,分别综合函数 $f_c(b, a) \rightarrow (b^3, a^3)$ 和 $f_H(b, a) \rightarrow (b^3, a^3)$.通过递归二分操作,直至转换成单量子电路综合问题,从而完成电路综合.真值表演算变换过程如表 2 和表 3 所示,则函数 f_c 和 f_H 对应的二分电路图如图 6.最终函数 f 二分电路图如图 7.

对真值表中任意两元素,都可通过插入邻接矩阵元素使其交换.显而易见,有 k 位比特位不同的两个元

素交换,构造电路时需加 k 个 EGT 门.如表 1 中①和②两元素,有 3 个比特位不相同,需要加 3 个 EGT 门交换这两个元素.



上面的例子按最高位(c)把真值表划分成上下两部分的.但有的综合函数提取最高位时,因最高位 0 和 1 分布均匀,所以在预处理阶段可能会花费很大的代价.这时可考虑量子线的拓扑置换(可逆逻辑输入输出的对应关系是量子线拓扑变换的不动点),即通过其他位划分真值表.若置换某一量子线后重排真值表,如果提取出的那位比特位在真值表上半部分 1 的个数比 0 多,则需要在相应提取线的输出端上加 NOT 门.

3 算法分析

基于二分法综合 $n(n > 0)$ 量子电路的具体步骤如下:

- ①把 n 量子电路的函数 $f(n)$ 表示成真值表的形式.
- ②提取某一比特位到首位后,真值表经过简单的对换预处理,把真值表划分成上下两部分.
- ③选真值表上(下)半部分作为考察对象,去掉某一相同比特位,映射到 $n-1$ 电路上去.
- ④置 $n = n-1$,若 $(n > 0)$ 重复步骤①→④,递归综合新函数 $f(n)$;否则转步骤⑤.
- ⑤真值表二分阶段产生所有的 EGT 门反向级联.至此多量子电路综合完成.

一个 n 量子比特函数二分成两个 $n-1$ 量子比特函数,在真值表元素对换预处理时,最坏的情况下,真值表下半部分的 2^{n-1} 个元素都进行了互换,需要进行 2^{n-1} 次邻接元素对换.即要把真值表变换到想要的二部分分布结果,需要代价(EGT 门数量)为 2^{n-1} .

用二分法思想综合某一 n 量子电路所需最多 EGT 门数 g_n 为:

$$g_n = g_p + 2g_{n-1} \quad (2)$$

式(2)中 g_p 表示真值表二分预处理时所需门的数量.所以有:

$$g_n \leq 2^{n-1} + 2g_{n-1} \leq n2^{n-1}$$

表 4 几种可逆逻辑综合算法的分析比较(n 为量子数)

算法	EGT 门数	$n=3$	$n=4$	$n=5$
真值表综合算法 ^[6]	$\leq (n-1)2^n + 1$	≤ 17	≤ 49	≤ 129
群论综合算法 ^[10]	$\leq 2^{n-1} \times 4(n + \lfloor n/3 \rfloor)$	≤ 64	≤ 160	≤ 384
二分法电路综合	$\leq n2^{n-1}$	≤ 12	≤ 32	≤ 80

表 4 对本文的综合算法和其他 2 种常用的可逆逻辑综合算法进行了比较,可以看出综合多量子电路时需要 EGT 门的数量大幅减少.




图 8 电路图优化示意图

4 优化

二分算法最后综合出的电路门序列仍未达到最优(门的数量最少),可使用消去、合并和移动这三条规则进行优化,进一步减少可逆门的数量.

规则 1:(消去规则) 如果存在两个连续完全相同的 EGT 门则可以将这两个 EGT 门一起移除.

规则 2:(合并规则) 两个相邻的 EGT 门,如果受控端相同而控制端只有一位控制条件不同,则这两个门可以合并.

规则 3:(移动规则) 若 EGT 门 $A = \text{EGT}(x_1, x_2, \dots, x_{k-1}; x_k)$ 与 $B = \text{EGT}(y_1, y_2, \dots, y_{l-1}; y_l)$, 满足:

条件 1: $x_k \notin \{y_1, y_2, \dots, y_{l-1}\}$ and $y_l \notin \{x_1, x_2, \dots, x_{k-1}\}$; 或者

条件 2: $\exists x_i \in \{x_1, x_2, \dots, x_{k-1}\}$ and $y_i \in \{y_1, y_2, \dots, y_{l-1}\}$, 满足 $x_i = \overline{y_i}$.

则 A 与 B 互不影响,可以交换 A, B 的位置.

使用这三条规则优化图 7 中电路,优化过程如图 8 所示.

5 实验结果

为了验证本文算法性能,我们用 C++ 编写了算法的实现程序,对任意 n 量子的可逆函数均可得到对应的电路图,实验环境是 Intel Pentium CPU 3.00GHz, 1G 内存,操作系统为 Windows XP. 考虑到 $2^n!$ 对计算时间和存储的要求难以实现,故采用流行的 3×3 量子电路的所有可逆函数的实验来进行统计分析,不进行优化总共用时 0.973s,优化后总共用时 1.629s,其结果如表 5 所示.表中的每一行表示的是使用相同门数量对应的可逆函数的个数,每一列所有可逆函数的和为 $2^3! = 40320$.表 5 中第 (a)、(b) 列是我们综合出来的结果,分别为优化前和优化后对应的数据;第 (c) 列是文献 [13] 的实验结果,使用的是 EGT 门库,是目前快速综合算法中比较好的结果;第 (d) 列是最优情况是来自文献 [9] 中实验结果,使用的是传统的 TOF 门库.从表中可以看出,优化后我们的算法使用门数量平均值为 5.22,比最优电路使用的门数量还要少,是因为我们用的扩展 TOF 门(EGT).而文献 [13] 中介绍的 POT-method 电路综合方法,也是基于 EGT 门库的,从表中可以看出,我们的结果明显好于文献 [13] 中的综合结果.

表 6 给出了几种常用的启发式电路综合算法的比较结果.其中 PPRM 综合法^[11](PPRM 列)、non-search 综

合法^[12](Non-search 列),它们的基准电路在文献 [12] 中给出;POT 综合法^[13](POT 列)在文献 [13] 给出了相关基准电路;最后一列为本文提出的二分法(Bisection 列).可以看出,二分法综合电路时,所用平均门数量明显减少.

表 5 所有 3 量子比特可逆函数综合结果

门的数量	电路数量			
	(a)	(b)	(c)	(d)
12			25	
11			258	
10	98		1265	
9	1397	10	3788	
8	6423	655	7820	577
7	12064	4540	10630	10253
6	11152	11370	9126	17049
5	6130	13215	4996	8921
4	2343	7860	1833	2780
3	598	2297	476	625
2	102	345	90	102
1	12	27	12	12
0	1	1	1	1
门数量均值	6.41	5.22	6.83	5.87

注:(a)二分法综合全部 3 量子电路;(b)对 (a) 综合的结果进行规则优化;(c) POT-method 方法综合三量子电路,文献 [13];(d) 文献 [9] 中三量子电路的最优结果.

表 6 几种启发式电路综合算法的实例比较

综合函数	EGT 门数量			
	PPRM	Non-search	POT-method	Bisection
[1,0,3,2,5,7,4,6]	4	6	4	4
[7,0,1,2,3,4,5,6]	3	3	3	3
[0,1,2,3,4,6,5,7]	3	3	3	3
[0,1,2,3,4,5,6,7]	5	7	5	6
[0,1,2,3,4,5,6,8,7,9,10,11,12,13,14,15]	7	15	7	7
[1,2,3,4,5,6,7,0]	3	3	3	3
[1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,0]	4	4	4	4
[0,7,6,9,4,11,10,13,8,15,14,11,2,3,2,5]	4	3	6	6
[3,6,2,5,7,1,0,4]	7	8	8	6
[1,2,7,5,6,3,0,4]	6	8	7	6
[4,3,0,2,7,5,6,1]	7	8	5	6
[7,5,2,4,6,1,0,3]	7	6	6	5
[0,7,6,9,4,11,10,13,8,15,14,1,12,3,2,5]	15	23	14	13
门数量均值	5.77	7.46	5.77	5.54

6 结束语

本文提出了一种新颖的任意量子可逆逻辑综合方法——二分电路综合法(bisection method).该方法先将一个 $n(n \in N)$ 量子电路的函数表示成真值表的形式;然后通过线拓扑变换和对换演算,将 n 量子电路映射函数的真值表分解成 2 块相互独立的 $n-1$ 量子电路映射函数的真值表;利用传统的递归思想重复此过程,直至把 n 量子的电路综合问题转换成单量子电路综合问题;最后将对换运算的电路反向级联,经过局部优化即可生成最终电路.分析结果表明,用这种方法综合 n 量子电路能大幅减少 EGT 门的数量,最多只需要 $n2^{n-1}$ 个 EGT 门.实验结果表明,二分法与同类启发式电路综合算法相比,综合电路所用平均门的数量明显减少.同时该算法避免了穷举法所需的时空复杂度太大的问题,便于经典计算机实现.因我们的算法所采用的优化方法是局部的,虽精巧但优化的程度还没有达到最好,所以综合出的电路有一部分达不到最优,这也是我们算法的不足之处,改进优化算法是我们今后努力的方向.

参考文献

- [1] Toffoli T. Reversible Computing [M]. New York: Springer, 1980. 632 - 644.
- [2] Song X Y, Yang G W, Perkowski M, et al. Algebraic characteristics of reversible gates [J]. Theory of Computing Systems, 2004, 37(2): 311 - 319.
- [3] Iwama K, Kambayashi Y, Yamashita S. Transformation rules for designing CNOT-based quantum circuits [A]. Proceedings of Design Automation Conference [C]. New Orleans, LA, USA, 2002, 28(4): 419 - 425.
- [4] Miller D M, Maslov D, Gueck G W. Spectral and two-place decomposition techniques in reversible logic [A]. Proceedings of the 45th IEEE International Midwest Symposium on Circuits and Systems [C]. Tulsa, Ar, USA, 2002. 493 - 496.
- [5] Miller D M, Maslov D, Dueck G W. A transformation based algorithm for reversible logic synthesis [A]. Proceedings of the 40th Design Automation Conference [C]. Anaheim, CA, USA, 2003. 318 - 323.
- [6] Maslov D, Dueck G W, Miller D M. Toffoli network synthesis with templates [J]. IEEE Trans on Circuits and Systems-I, 2005, 24(6): 807 - 817.

- [7] Li W Q, Chen H W, Li Z Q. Application of semi-template in reversible logic circuit [A]. Proceedings of the 11th International Conference on Computer Supported Cooperative Work in Design [C]. Melbourne, Australia, 2007. 155 - 161.
- [8] Shende V V, Prasad A K, Markov I L, et al. Reversible logic circuit synthesis [A]. Proceedings of the ACM/IEEE International Conference on Computer-Aided Design [C]. San Jose, California, 2002. 125 - 132.
- [9] Shende V V, Prasad A K, Markov I L, et al. Synthesis of reversible logic circuits [J]. IEEE Trans on Circuits and Systems-I, 2003, 22(6): 723 - 729.
- [10] Yang Guowu, Song Xiaoyu, William N, et al. Group theory based synthesis of binary reversible circuits [A]. Proceedings of the 3rd International Conference on Theory and Applications of Models of Computation [C]. Beijing, China, 2006. 365 - 374.
- [11] P Gupta, A Agrawal, N K Jha. An algorithm for synthesis of reversible logic circuits [J]. IEEE Trans Computer-Aided Design of Integrated Circuits & Systems, 2006, 25(11): 2317 - 2330.
- [12] M Saeedi, M Sedighi, M S Zamani. A novel synthesis algorithm for reversible circuits [A]. ICCAD'07 Proceedings of the 2007 IEEE/ACM International Conference on Computer-Aided design [C]. 2007. 65 - 68.
- [13] Yexin Zheng, Chao Huang. A novel Toffoli network synthesis algorithm for reversible logic [A]. ASP-DAC'09 Proceedings of the 2009 Asia and South Pacific Design Automation Conference [C]. 2009. 739 - 744

作者简介



杨忠明 男, 1983 年生于安徽滁州, 硕士研究生, 主要研究方向为量子计算、量子可逆逻辑综合。

陈汉武 男, 1955 年生于江苏南京, 博士、教授、博士生导师, 主要研究方向为经典信息理论, 量子信息与量子计算, 数理解析。
E-mail: hw_chen@seu.edu.cn

王冬 女, 1977 年生于河南焦作, 博士研究生, 副教授, 主要研究方向为量子计算、量子可逆逻辑综合。