

# 微控制器 PWM 接口实现高分辨率 D/A 转换器方法研究

吴桂清<sup>1</sup>, 李泓霖<sup>1</sup>, 戴瑜兴<sup>1,2</sup>, 郑宗伟<sup>2</sup>

(1. 湖南大学电气与信息工程学院, 湖南长沙, 410082; 2. 温州大学物理与电子信息工程学院, 浙江温州 325035)

**摘要:** 本文针对嵌入式应用中 PWM(Pulse-Width Modulation)方式 DAC(Digital-to-Analog Converter)和独立 DAC 芯片选择问题,提出了通过插值方式和多 PWM 组合方式提高 PWM 方式 DAC 分辨率的方法;分析了 PWM 信号频谱,提出了模拟滤波器设计原则与方法.以 MCU(Micro Control Unit)的 PWM 通道方式实现 DAC,经过数据分析证明此方法稳定可靠.

**关键词:** 数模转换器; 过采样技术; 脉冲宽度调制; 分辨率; 微控制器

**中图分类号:** TP271      **文献标识码:** A      **文章编号:** 0372-2112 (2012)08-1631-04

**电子学报 URL:** <http://www.ejournal.org.cn>      **DOI:** 10.3969/j.issn.0372-2112.2012.08.021

## Implementation Method of High-Resolution DAC Using the MCU's PWM Interfaces

WU Gui-qing<sup>1</sup>, LI Hong-lin<sup>1</sup>, DAI Yu-xing<sup>1,2</sup>, ZHENG Zong-wei<sup>2</sup>

(1. College of Electrical and Information Engineering, Hunan University, Changsha, Hunan 410082, China;

2. College of Physics and Electronic Information Engineering, Wenzhou University, Wenzhou, Zhejiang 325035, China)

**Abstract:** A method that improving the resolution of PWM(Pulse-Width Modulation) mode DAC(Digital-To-Analog Converter) by interpolator was proposed for the problem that PWM mode DAC in embedded applications and how to choose DAC chip. The PWM signal spectrum was analyzed. The design principle and method of analog filter was proposed. The design of High-Resolution DAC using MCU's(Micro Control Unit) PWM proved that this method is stable and reliable by analysis of experiments.

**Key words:** digital-to-analog converter; oversampling technique; pulse-width-modulation; resolution; microcontroller

### 1 引言

在广泛的嵌入式应用中,经常需要同时使用 MCU(微控制器)和 DAC(数模转换器),有多种满足要求的独立 DAC 芯片可以选择,但有更优化的 DAC 方式. PWM(脉冲宽度调制)是实现 DAC 最简单的方式,MCU 输出 PWM 波,最简单的外部电路为一阶 RC 低通滤波器<sup>[1]</sup>. 通常,设计者认为在要求低成本且对 DAC 精度要求不高时采用 PWM 方式 DAC,在对 DAC 要求高精度时选择满足要求的独立 DAC 芯片. 现今很多的 MCU 具有高性能又很廉价,具有多个 PWM 通道,研究合适的算法可以实现高分辨率 DAC<sup>[2~4]</sup>,达到独立 DAC 芯片的性能. 本文以精密模拟微控制器 ADuC7060 为例,它具有 6 个 16 比特的 PWM 通道. 以 MCU 本身具有的 PWM 通道方实现 DAC,可以省掉 1 片或多片独立 DAC 芯片,节省成

本,简化系统设计,减小 PCB 面积,降低功耗,显著提高系统可靠性.

### 2 PWM 方式 DAC 的基本原理

PWM 信号是一种周期( $T$ )固定占空比( $\tau$ )可变的脉冲信号,如果 PWM 信号的占空比随时间变化,那么通过低通滤波之后的输出信号将是幅度变化的模拟信号. 通过控制 PWM 信号的占空比,就可以产生不同的模拟信号,实现 D/A 转换(见图 1). PWM 方式 D/A 转换器是最简单的 DAC, MCU 输出 PWM 波,最简单的外部电路为一阶 RC 低通滤波器.




图1 PWM信号示意图

PWM 信号需要的输出频率等于 DAC 的更新频率, 因为 PWM 信号占空比的每一次变化等效于一次 DAC 抽样. PWM 定时器所需的频率取决于 PWM 信号频率和所需的分辨率. 如下所示:

$$F_{clock} = F_{PWM} \times 2^n \quad (1)$$

在上式中,  $f_{clock}$  是所需的 PWM 定时器频率,  $F_{PWM}$  是 PWM 信号的频率, 也就是 DAC 的更新频率,  $n$  是所需的比特分辨率.

ADuC7060 的时钟频率为 10.24MHz, 其 PWM 定时器频率  $f_{clock}$  为 5.12M. PWM 分辨率为 16 比特, PWM 信号的频率  $F_{PWM}$  (即 DAC 更新速率  $f_s$ ) 为 5120000/65536, 即为 78.125Hz. 按奈奎斯特采样定理, ADUC7060 的 PWMDAC 输出模拟信号最大频率  $f_s/2$ , 即为 39Hz.

### 3 PWM 方式 D/A 转换器的精度分析

采用 PWM 外加 RC 滤波实现的 D/A 精度, 是和 PWM 的位宽、周期、RC 滤波时间常数、选用的元件质量等因素相关的. 通常在设计时根据所需要达到的精度要求, 来选择 PWM 的位宽、周期、RC 滤波时间常数和元件等.

D/A 转换输出的电压信号有一个纹波叠加在直流分量上<sup>[5]</sup>. D/A 转换误差的来源之一就是输出电压纹波. 电压纹波由 RC 滤波电路在一个 PWM 周期电容充放电形成. 一个近似的等式如下.

$$V_{ripple} = V_{LH} - V_{HL} \quad (2)$$

$V_{LH}$  是一个特定 PWM 周期的电压增量,  $V_{HL}$  是一个特定 PWM 周期的电压减量.  $V_{LH}$  和  $V_{HL}$  的值取决于低通滤波器、PWM 频率和占空比. PWM 频率和占空比决定了滤波电容的充放电时间, 纹波电压  $V_{ripple}$  为  $V_{LH}$  和  $V_{HL}$  之差.

影响 D/A 转换误差的另外一个重要因素, 取决于 PWM 信号的分辨率. PWM 位宽是 PWM 方式 DAC 的分辨率, 也是理论上能趋近的精度. 分辨率越高, 其量化噪声越小. 若分辨率  $N$  为 16 比特, 则最大信噪比 SNR 为:

$$SNR = 6.02N + 1.76 \quad (3)$$

## 4 提高 PWM 方式 DAC 分辨率的方法

### 4.1 插值方法

采用过采样技术可提高信噪比  $SNR$ <sup>[6]</sup>. 对一个给定的 PWM 信号作 DA 转换, 可以通过插值方式实现等效过采样<sup>[7,8]</sup>. 若将采样频率提高到  $R \times f_s$ ,  $R$  称为过采样比率. 在过采样的数字信号中, 量化噪声的频谱分布发生了变化, 即将原来均匀分布在  $0 \sim R \times f_s$  频带内的量化噪声分散到了  $0 \sim R \times f_s/2$  的频带上<sup>[9]</sup>. 若  $R \gg 1$ ,

则  $R \times f_s/2$  就远大于信号的最高频率  $f_m$ , 使得量化噪声大部分分布在信号频带之外的高频区域, 通过低通滤波器滤掉  $f_m$  以上的噪声分量, 就提高了系统的信噪比.

过采样系统的最大量化信噪比为:

$$SNR = 6.02N + 1.76 + 10 \lg \frac{R \times f_s}{f_m} \quad (4)$$

式中  $f_m$  为信号的最高频率,  $R \times f_s$  为过采样频率,  $N$  为量化比特数. 采样频率每提高一倍, 则系统的信噪比提高 3dB, 换言之, 相当于量化比特数增加了 0.5 个比特.

以 ADuC7060 为例, 其 PWM 定时器频率  $f_{clock}$  为 5.12M. PWM 分辨率为 16 比特, PWMDAC 输出模拟信号最大频率为 39Hz. 若某应用要求输出 2Hz 模拟信号, 则 MCU 可以采用 16 倍插值算法, 相当于输出 32Hz 的模拟信号. 按过采样理论, 相当于量化比特数增加了 2 个比特. 即实现了分辨率为 18 比特的 PWM 方式 DAC. 可见, 通过插值方式提高过采样比率可提高 D/A 转换器的精度.

### 4.2 不同权重 PWM 通道组合 D/A 转换器

在音频应用领域, 信号最大频率 20kHz, 采样频率为 44.1kHz. 若采用 PWM 方式 D/A 转换器, 参照式(1), 取 16bit 分辨率, 则  $f_{clock}$  为 2.89GHz. 显然, 普通的 MCU 难于达到这种性能. 如果希望普通 MCU 能应用在音频领域, 可以采用不同权重 PWM 通道组合成一个 D/A 转换器, 在分辨率不变的情况下显著降低系统时钟频率. 参照加权电阻网络 DAC 的概念, 可采用 2 个及以上的 PWM 引脚组合输出形成一个混合的 D/A 转换器. 本文采用两个 PWM 引脚组合, PWM0 输出 16 数据的高 8 位, PWM1 输出 16 数据的低 8 位. 组合式 PWMDAC 结构见图 2.




图2 组合式PWMDAC结构图

由图 2 可见, 其输出电压为:

$$V_{out} = - \left( V_0 + \frac{V_1}{256} \right) \quad (5)$$

设 PWM 信号的高电平为 3.3V, 低电平为 0V. 当数字输出值为 0000H 时, PWM0 输出 0V, PWM1 输出 0V, 其模拟输出电压  $V_{out}$  为 0V. 依次类推, 当数字输出值为 00FFH 时, PWM0 输出 0V, PWM1 输出 3.3V, 其模拟输出电压  $V_{out}$  为 12.8mV, 当数字输出值为 FF00H 时, 其模拟输出电压  $V_{out}$  为 3.3V, 当数字输出值为 FFFFH 时, 其模拟输出电压  $V_{out}$  为 3.313V.

可见,以 8 比特 PWM 信号可实现 16 比特分辨率的 D/A 转换. ADuC7060 的时钟频率为 10.24MHz,其 PWM 定时器频率  $F_{clock}$  为 5.12M, PWM 分辨率为 8 比特时, ADuC7060 的 PWMDAC 输出模拟信号最大频率可达 10kHz. 若某系统需要输出 10kHz 的模拟信号,采样频率取 20kHz,按 16 位分辨率 PWM 信号进行数模转换,根据公式(1),定时器频率达 1.3GHz,需要高端微处理器才能完成,成本高且可选择的芯片有限. 采用不同权重 PWM 通道组合 D/A 转换器,许多廉价的 MCU 都能以 PWM 方式实现满足系统要求的高精度 D/A 转换器.

## 5 PWM 信号频谱分析和模拟低通滤波器设计

任何一个周期为  $T$  的连续信号  $f(t)$ , 都可以表达为频率是基频的整数倍的正、余弦谐波分量之和. 以时间轴原点为对称点的、单极性的 PWM 信号,其表达式为:

$$f(t) = A_0 + \sum_{n=1}^{\infty} (A_n \cos 2n\pi ft + B_n \sin 2n\pi ft) \quad (6)$$

其中,  $f = 1/T$  为基频,式中  $A_n$ 、 $B_n$  为各自独立的傅里叶系数:

$$A_0 = \frac{1}{2T} \int_{-T}^T f(t) dt \quad (7)$$

$$A_n = \frac{1}{T} \int_{-T}^T f(t) \cos 2n\pi ft dt \quad (8)$$

$$B_n = \frac{1}{T} \int_{-T}^T f(t) \sin 2n\pi ft dt \quad (9)$$

由于  $f(t)$  是一个关于原点对称的偶函数,因此  $B_n$  项为 0,只需计算  $A_n$  项即可. 直流分量  $A_0$  就是所需要的 D/A 输出,只要改变 PWM 信号的占空比  $k$ ,就能得到电压范围为  $0 \sim V_{ref}$  的 D/A 转换输出; $A_n$  代表 PWM 信号的高频分量,频率为 PWM 信号基频的整数倍. 因此,对于基频为  $f_c$  的 PWM 信号,一个理想的剪切频率  $= f_c$  的滤波器即可完全滤掉 PWM 信号的高频谐波分量  $A_n$ ,得到直流分量  $A_0$ ,从而实现 PWM 信号到 D/A 输出的转换.

PWM 信号经过滤波实现 D/A 输出. 考虑到实际情况,设计模拟低通滤波器的阶数一般不超过三阶,否则会增大系统的复杂性,增加系统的成本. 本文采用二阶 Butterworth 低通滤波器. Butterworth 低通滤波器具有最平坦幅频特性,其传递函数为:

$$\frac{V_o(s)}{V_i(s)} = \frac{A_0 \omega_n^2}{s^2 + 2\xi \omega_n s + \omega_n^2} = \frac{A_0 \omega_n^2}{s^2 + \frac{\omega_n}{Q} s + \omega_n^2} \quad (10)$$

$$A_0 = 1 \quad (11)$$

$$\omega_n = \frac{1}{\sqrt{R_1 R_2 C_1 C_2}} = 2\pi f \quad (12)$$

$$Q = \frac{\sqrt{R_1 R_2 C_1 C_2}}{C_2(R_1 + R_2)} \quad (13)$$

以某应用实际需求为例,要求输出精度为 mv 级的直流电平,因此,低通滤波器的截止频率可以很低,设定为 0.1Hz. PWM 信号按 MCU 最大能力 78Hz 输出,阻带频率定为 78Hz,阻带衰减定为 80dB.

按上述指标在 Fliter Lab 中仿真,二阶低通滤波器的幅频特性和相频特性见图 3. 二阶低通滤波器仿真电路见图 4.




图3 低通滤波器的幅频特性和相频特性




图4 二阶Butterworth低通滤波器仿真电路

## 6 结论

本文在对 PWM 方式 DAC 进行理论分析的基础上,提出了通过插值方式和多 PWM 输出组合方式提高 PWM 方式 DAC 分辨率的方法. MCU 输出 PWM 信号,外加简单的模拟电路,实现模拟信号输出,替代独立 DAC 芯片. 该方法实现了电路的最简化,可显著提高系统可靠性,具有极高的性价比.

## 参考文献

- [1] Mitchell, Mike. Make a DAC with a microcontroller's PWM timer[J]. Electrical Design News, 2002, 47(19): 110 - 112.
- [2] Grigorescu Sorin-Dan, Lliescu Constantin, Pantelimon Brandusa. Sigma-delta modulation and PWM performs high-resolution DAC for DC applications[J]. CPEM Digest, 1996, 21(8): 45 - 46.
- [3] Bill Travis. Combine two 8-bit outputs to make one 16-bit DAC [J]. Electrical Design News, 2004, 49(20): 85 - 86.
- [4] W Stephen Woodward. Fast-settling synchronous-PWM-DAC filter has almost no ripple [J]. Electrical Design News, 2008,

53(9):56-57.

- [5] 龙善丽, 冯邦琴, 吴建辉, 张耀忠, 丁家平.  $\Sigma\Delta$  DAC 中插值滤波器的设计[J]. 电路与系统学报, 2006, 11(1): 20-22.

Long Shan-li, Mao Bangqin, Wu Jian-hui, Zhang Yao-zhong, Din Jia-ping. Design of interpolator in  $\Sigma\Delta$  DAC[J]. Journal of Circuits and Systems, 2006, 11(1): 20-22. (in Chinese)

- [6] 王慧, 刘正士, 汪家慰, 王勇. 测试高分辨率 ADC 有效位数的 HHT 方法[J]. 电子学报, 2009, 37(9): 2072-2076.

Wang Hui, Liu Zheng-shi, Wang Jia-wei, Wang Yong. The HHT method for testing the effective numbers of bits of high-resolution analog to digital converter [J]. Acta Electronica Sinica, 2009, 37(9): 2072-2076. (in Chinese)

- [7] 朱臻, 洪志良, Clemens Hammerschmied, 黄秋庭. 一种电流自校准 14 位、50Msamples/s CMOS DAC[J]. 电子学报, 2003, 31(2): 306-308.

Zhu Zhen, Hong Zhi-liang, Clemens Hammerschmied, Huang Qiu-Ting. A current self-trimming 14 bit 50M sample/s CMOS DAC[J]. Acta Electronica Sinica, 2003, 31(2): 306-308. (in Chinese)

- [8] 林茂六, 尹宝智, 刘治宇. 高速采样信号数字内插理论与正弦内插算法研究[J]. 电子学报, 2000, 28(12): 8-10.

Lin Mao-liu, Yin Bao-zhi, Liu Zhi-yu. Digital interpolation theory and sinc interpolation algorithm on high-speed sampling signals[J]. Acta Electronica Sinica, 2000, 28(12): 8-10. (in Chinese)

- [9] 徐艳蕾, 赵继印, 李敏, 赵婷婷. 基于顺序形态学的医学图像插值算法的研究[J]. 电子学报, 2010, 38(5): 1002-1007.

Xu Yan-lei, Zhao Ji-yin, Li Min, Zhao Ting-ting. The interpolation arithmetic study of medical image based on the order

morphology[J]. Acta Electronica Sinica, 2010, 38(5): 1002-1007. (in Chinese)

### 作者简介



**吴桂清** 男, 1967 年 6 月出生于湖南常德, 湖南大学电气与信息工程学院副教授, 硕士生导师, 主要研究方向为嵌入式系统及应用.

E-mail: wuguiqing@hnu.edu.cn



**李泓霖** 男, 1984 年 6 月出生于湖南常德, 湖南大学电气与工程学院硕士研究生, 主要研究方向为嵌入式系统及应用.

E-mail: artains2007@163.com



**戴瑜兴** 男, 1956 年出生于湖南省浏阳市, 工学博士, 教授, 博士生导师. 主持完成科研课题 30 余项, 出版著作 6 部, 发表论文 100 余篇, 获省部级科技进步奖 9 项. 中国电子学会高级会员, 中国电子学会本科生教育委员会委员等. 目前主要研究领域为: 数字化系统设计理论与应用, 现代网络与通信技术.

E-mail: daiyx@hnu.cn