

基于最小混乱度的三值可逆逻辑综合算法

徐明强^{1,3}, 管致锦², 张海豹¹

(1. 南通大学电子信息学院, 江苏南通 226019; 2. 南通大学计算机科学与技术学院, 江苏南通 226019;
3. 南通纺织职业技术学院, 江苏南通 226007)

摘 要: 三值可逆逻辑综合是可逆逻辑综合的延伸和扩展. 为了简化可逆网络, 提高三值可逆逻辑门的通用性, 对现有三值可逆控制门控制位的生效值扩展为 0、1 和 2. 在此基础上提出了基于最小混乱度原则的三值可逆逻辑综合算法. 该算法根据三值可逆函数计算其对应真值表中每个变量的相对混乱度和绝对混乱度, 以最小混乱度原则选取三值可逆逻辑门, 直至真值表中的每个变量的混乱度为零, 得到三值可逆网络. 该算法的时间复杂度为 $O(n^2 \times 3^n)$, 空间复杂度为 $O(n \times 3^n)$. 实验结果表明, 与现有已知算法对比, 平均门数更少.

关键词: 三值可逆逻辑门; 三值可逆逻辑综合; 混乱度

中图分类号: TP302.2

文献标识码: A

文章编号: 0372-2112 (2013)07-1352-06

电子学报 URL: <http://www.ejournal.org.cn>

DOI: 10.3969/j.issn.0372-2112.2013.07.017

Ternary Reversible Logic Synthesis Algorithm with Minimum Chaos Degree

XU Ming-qiang^{1,3}, GUAN Zhi-jin², ZHANG Hai-bao¹

(1. College of Electronics and Information, Nantong University, Nantong, Jiangsu 226019, China;

2. College of Computer Science and Technology, Nantong University, Nantong, Jiangsu 226019, China;

3. College of Nantong Textile Vocational Technology, Nantong, Jiangsu 226007, China)

Abstract: Ternary reversible logic synthesis is the extension and expansion of reversible logic synthesis. In order to simplify the reversible network and improve the generality of ternary reversible logic gate, the effective value of controlling bits of the existing ternary reversible controlled gates can be extended to any of 0, 1 and 2. And on the basis of that, a ternary reversible logic synthesis algorithm with minimum chaos degree is proposed. The algorithm is used to compute the relative chaos degree and absolute chaos degree of each variable in truth table under ternary logic system, according to the reversible function. As one reversible logic gate is selected, the principle of minimal chaos degree in ternary reversible logic synthesis should be followed until the relative chaos degree and absolute chaos degree of each variable in truth table decrease to 0, which means the synthesis has been finished, and the reversible network can be derived. The time complexity for the algorithm is $O(n^2 \times 3^n)$, and its space complexity is $O(n \times 3^n)$. The experimental results show that the average number of gates is less than the existing algorithms as known.

Key words: ternary reversible logic gate; ternary reversible logic synthesis; chaos degree

1 引言

可逆计算作为新兴的研究领域, 在低功耗电路设计、量子计算、纳米技术、DNA 计算等现代技术领域有着重要的应用^[1~3]. 可逆计算是一种计算模型, 其计算过程中不存在信息位丢失^[4]. 传统的可逆计算是在二值逻辑(布尔逻辑)的基础上进行的. 二值可逆逻辑理论上可以很好的解决由比特位丢失引起的能耗问题^[5]. 研究者提出了可逆逻辑综合的相关理论和二值可逆逻辑

综合算法: 管致锦等^[6]提出了可逆逻辑网络的一般表示方法; Gupta 等^[7]提出基于 PPRM 扩展的方法; Maslov 等^[8]提出利用模板技术综合方法; Miller^[9]提出利用谱技术的方法; 杨忠明等^[10]提出基于二分可逆电路综合算法; Wille 等^[11]提出基于 BDD 判决图的可逆电路综合算法; Yu Pang 等^[12]提出基于 PDD 判决图的可逆电路综合算法.

随着可逆逻辑研究的深入及实际应用的需要, 以三值为主的多值可逆逻辑成为可逆逻辑研究的重要内容.

三值可逆逻辑保持了二值可逆逻辑的可逆性,在运算的过程中不存在信息位的丢失,其三值逻辑的结构形式比二值逻辑丰富,三值可逆网络综合远比传统二值可逆网络综合要复杂.对多值可逆逻辑的研究,目前主要有:Picton^[13]提出了基于多值可逆逻辑的通用体系架构;Alexis 等^[14]提出了一组适用于三值可逆逻辑门;Miller 等^[15]提出的基于真值表的双向综合算法,并实现了 2 变量三值全部可逆函数的综合;Khan 等^[16]提出一种基因遗传算法并用该算法生成三值量子电路;Miller 等^[17]提出基于多值量子决策图(QMDD)的方法,将二叉决策图方法加以改进,应用于多值可逆逻辑网络综合.

本文提出一种基于最小混乱度的三值可逆逻辑综合算法,采用 C++ 实现了相应的可逆综合算法,并实现了满足三值二变量($3^2! = 362880$ 个)全部可逆函数和任意三值三变量可逆函数的可逆网络.

2 基本概念

2.1 可逆函数

在三值可逆逻辑中,有三个数值 0、1 和 2. n 变量的可逆函数 $F(x_1, x_2, \dots, x_n)$ 通常可用整数序列 $[0, 1, \dots, 3^n - 1]$ 或者真值表表示.如序列 $[2, 1, 6, 5, 4, 0, 8, 7, 3]$ 所对应的可逆函数如表 1.

表 1 3 值可逆函数真值表

x_2	x_1	y_2	y_1
0	0	0	2
0	1	0	1
0	2	2	0
1	0	1	2
1	1	1	1
1	2	0	0
2	0	2	2
2	1	2	1
2	2	1	0

定义 1 n 输入 n 输出的函数 $F(x_1, x_2, \dots, x_n)$ 是可逆的,如果 n 位输入向量 (x_1, x_2, \dots, x_n) 唯一映射到 n 位输出向量 (y_1, y_2, \dots, y_n) ,反之亦然.

2.2 三值可逆逻辑门

2.2.1 基本三值可逆逻辑门集

三值可逆逻辑门的种类比二值可逆逻辑门的种类丰富. Alexis 和 Miller 等^[14,15]提出循环门(C1 门, C2 门)、非门(N 门)、D 门和 E 门.他们都是 1 输入 1 输出三值可逆逻辑门.

D 门和 E 门在某种意义上也是一种非门.在三值逻辑系统中,有三种逻辑数值状态:“真”、“假”和“未知”.三值逻辑系统中的一个数值经过非门后作取反操作转变成另一个数值,即“真”取反得“假”;“假”取反得“真”;“未知”取反得“未知”.如果将逻辑状态{“真”,“假”,“未知”}分别对应{2,0,1},则构造出 1 型非门(即 N 门);如果将逻辑状态{“真”,“假”,“未知”}分别对应{2,1,0},则构造出 0 型非门(即 D 门);如果将逻辑状态{“真”,“假”,“未知”}分别对应{1,0,2},则构造出 2 型

非门(即 E 门),如图 1 所示.




图 1 1 位三值可逆逻辑门

Miller 等^[15]提出并使用控制循环门(CC1 门、CC2 门)和控制非门(CN 门),他们都是 2 输入 2 输出三值可逆逻辑门,只有在控制位的值为 2 时,目标位才会按照不同门的类型改变其相应的值,否则目标位的值不变.

定义 2 将 1 位三值可逆逻辑门: p 型非门($p = 0, 1, 2$)、循环 q 门($q = 1, 2$)和 2 位三值可逆逻辑门: r 控制门($r = 1, 2$),这些门所组合的门集称之为基本三值可逆逻辑门集,简称为基本可逆门集(BRGS, Basic Reversible Gate Set).上述 2 位三值可逆控制逻辑门如图 2 (a)和图 2 (b).




图 2 2 位三值可逆逻辑门

2.2.2 通用三值可逆逻辑门集的构造

为了简化可逆网络,增加控制能力,提高可逆逻辑门的通用性,管致锦等^[18]在二值可逆逻辑综合中提出一种新型的可逆逻辑 PNC 门集,PNC 门中的控制位为 0 时,可以改变目标位的值,基于此思想,对于控制位的生效值可以是 0、1、2 中的任意一个数值.

定义 3 当三值可逆逻辑门控制位的值为 0 时,目标位发生改变,否则目标位不变,则称之为 0 控制门.

定义 4 当三值可逆逻辑门控制位的值为 1 或 2 时,目标位发生改变,否则目标位不变,则称之为通用控制门.

0 控制门分为 0 控制循环门和 0 控制非门(如图 2 (a)和图 2 (b), $r = 0$),通用控制门分为通用控制循环门和通用控制非门(如图 2 (c)和图 2 (d)).

定义 5 在基本三值可逆逻辑门集(BRGS)的基础上添加 0 控制门和通用控制门,得到通用三值可逆逻辑门集,简称为通用可逆门集(URGS, Universal Reversible Gate Set).

对于控制位数大于 1,构造出双控门和多控门.

双控门有两个控制位,多控门有多个控制位,他们的控制位的生效值可以是 0、1、2. 其可逆逻辑网络图如图 3 所示,控制位用实心圆表示,圆中数字表示控制位生效




图3 可逆双控门及多控门

2.3 三值可逆网络

将三值可逆逻辑门级联可以得到三值可逆网络,实现三值可逆函数. 三值可逆网络,必须满足以下四个条件:

- (1)网络中传递信号必须是 0、1 和 2 这三个信号之一;
- (2)网络中的每个输入向量唯一映射到一个输出向量;
- (3)网络中无反馈;
- (4)网络中无扇出.

定义 6 可逆逻辑门 g 是自反的,输入向量 $X = (x_1, x_2, \dots, x_n)$ 经过两个(偶数个)同构的可逆逻辑门 g , 所得的输出向量 $Y = F(X) = X$. 如图 4(a).

定义 7 两个不同可逆逻辑门 g_1 与可逆逻辑门 g_2 是互反的,输入向量 $X = (x_1, x_2, \dots, x_n)$ 经过可逆逻辑门 g_1 和 g_2 , 所得的输出向量 $Y = F(X) = X$. 如图 4(b).




图4 三值可逆逻辑网络

显然,二值可逆逻辑门都是自反的,而三值可逆逻辑门并不都是. 例如 C1 门和 C2 门都不是自反的,但 C1 和 C2 是互反的. 称 C1 门是 C2 门的互反门,或称 C2 门是 C1 门的互反门. 此外,CC1 门和 CC2 门相为互反门;而 x 型非门($x=0,1,2$)都属于自反门.

3 三值可逆逻辑综合算法

设置两个数组变量 $A[n]$ 和 $R[n]$, 分别用来存放每列前 i 个与自映射相对应列排列相同的个数和每列与自映射相对应列排列相同的个数. 设输入向量 $X =$

值,如只有实心圆没有数字则表示控制位是 1 和 2 都可以改变目标位的值.

(x_1, x_2, \dots, x_n) , 输出向量 $F = (y_1, y_2, \dots, y_n)$. 表 1 中, y_2 和 x_2 前 2 行数值相同,则 $A(y_2)$ 的值为 2, 而 y_2 和 x_2 有 6 个数值相同,则 $R(y_2)$ 的值为 6.

在 n 变量三值可逆函数中,将其所对应的真值表中前 i 个 y_k 与 x_k 相同的个数记为 $A(y_k)$; y_k 与 x_k 相同的个数记为 $R(y_k)$.

定义 8 在 n 变量三值可逆函数中,变量 x_k 的绝对混乱度是指其所对应的真值表中前 i 个 y_k 与 x_k 相异的程度,表示为:

$$ACD(x_k) = (3^n - A(y_k))/3^n, \quad k \in [1, n] \quad (1)$$

该函数的自变量向量 X 的整体绝对混乱度是指向量 X 中每个变量 x_k 的绝对混乱度的平均值,表示为:

$$ACD(X) = \sum_{k=1}^n ACD(x_k)/n \quad (2)$$

定义 9 在 n 变量三值可逆函数中,变量 x_k 的相对混乱度是指其所对应的真值表中 y_k 与 x_k 相异的程度,表示为:

$$RCD(x_k) = (3^n - R(y_k))/3^n, \quad k \in [1, n] \quad (3)$$

该函数的自变量向量 X 的整体相对混乱度是指向量 X 中每个变量 x_k 的相对对混乱度的平均值,表示为:

$$RCD(X) = \sum_{k=1}^n RCD(x_k)/n \quad (4)$$

由定义 8 和定义 9 可得出:三值可逆函数的每个变量的绝对混乱度必不小于该变量的相对混乱度,即:

$$1 \geq ACD(x_k) \geq RCD(x_k) \geq 0 \quad (5)$$

最小混乱度原则 在三值可逆逻辑综合过程中,首先选择的是能产生最大 A 值(绝对混乱度最小)的综合,其次选择的是能产生最大 R 值(相对混乱度最小)的综合.

三值可逆函数的综合目标是将其每个变量的混乱度降至 0. 在综合过程中,按其真值表中行的顺序从上往下依次进行的,优先考虑绝对混乱度其次考虑相对

混乱度时,变量的绝对混乱度非递增,而其相对混乱度不一定非递增,但不超过其上界(该变量的绝对混乱度);如果优先考虑相对混乱度其次考虑绝对混乱度,则变量的相对混乱度非递增,而其绝对混乱度不一定非递增,这将导致绝对混乱度不能快速降至 0,从而增加综合所需要的三值可逆逻辑门数。

根据最小混乱度原则,给出基于最小混乱度的三值可逆逻辑综合算法(TRLAMCD, Ternary Reversible Logic Synthesis Algorithm with Minimum Chaos Degree)。

算法思想 该算法按可逆函数真值表的顺序综合,并根据一定条件决定是否逆向综合.在真值表的某一行,先确定相关联的若干需要综合的目标位,进行预综合,产生若干个候选门,根据最小混合度原则,选择一个最优门作为此次综合的门。

算法 基于最小混乱度的三值可逆逻辑综合算法 TRLAMCD

输入:三值可逆序列 S_n

输出:三值可逆逻辑门序列 G

Step1:初始化, $i = 0, G = \phi$;

Step2:将可逆序列 S_n 转化成可逆函数 F ,并求得其反函数 F^{-1} ;

Step3:计算第 i 行需要综合的目标位个数 $c = |X_i - Y_i|$ 及该可逆函数的反函数 F^{-1} 的 $c' = |X'_i - Y'_i|$

Step4: if ($c' < c$) $r = 1$; // $r = 1$ 逆向综合;
 else $r = 0$; // $r = 0$ 正向综合;

if ($c = 0$) goto step11;

Step5:对第 i 行的目标位 x_j 进行预综合,得到若干候选门 cg_j 生成新的可逆序列 S_j ,计算 A_j 和 R_j ;

Step6:根据最小混乱度原则,从 cg_j 中选择一个最优门 g 作为此次综合的可逆逻辑门;

Step7:更新可逆序列 $S_n: S_j \xrightarrow{g} S_n$

Step8: if ($r = 0$)

$$G = \{g | (gg_p \cdots g_1 g_0)\},$$

else

$$G = \{g | (g'_0 g'_1 \cdots g'_q \bar{g}_p \bar{g}_q \cdots g_1 g_0)\}, (g'_i \text{ 为逆向综合门}, \bar{g} \text{ 为 } g \text{ 的互反门})$$

Step9: $c = c - 1$;

Step10: if ($c > 0$) goto Step5;

Step11: if ($i < 3^n$) $i++$, goto Step2;

else 输出门序列 G 。

例:将序列 $[2, 1, 6, 5, 4, 0, 8, 7, 3]$ 转化成可逆函数如表 1. 根据综合算法,在初始化和计算 c 值后,经过预综合 cg_1 为 $1 - N(x_1)$ 门, cg_2 为 ϕ , 经计算 $A_1 = 9, A_2 = 2$, 根据最小混合度原则,选取 $1 - N(x_1)$ 门为本次综合的可逆门,加入门序列 G 中. $A_1 = 9$, 表示对 x_1 的综合

已经结束,接下来只考虑对 x_2 的综合了. 下一步继续预综合, cg_2 为 $C2C1(x_2)$ 门, 此时 $A_2 = 9$, 选取 $C2C1(x_2)$ 门, 作为此次综合的可逆门, 由于 $C2C1(x_2)$ 门是 $C2C2(x_2)$ 门的互反门, 所以将 $C2C2(x_2)$ 门加入到门序列 G 中, 得到最终的可逆网络, 如图 5。




图5 函数 $[2, 1, 6, 5, 4, 0, 8, 7, 3]$ 三值可逆网络

4 实验结果及分析

4.1 三值可逆网络实例及对比

对于三值可逆函数,当变量个数为 2 时即有可逆函数 $3^2!$ (362880) 个, 而当变量个数为 3 时, 其可逆函数的个数达到 $3^3!$ (1.09×10^{28}), 一般计算机已无法完成全部函数的综合. 为了验证 TRLAMCD 算法的正确性和有效性, 选取了 Khan 在文献 [16] 中具有代表性的一些三值函数, 这些三值可逆函数可以完成特定的运算功能. 通过上述 TRLAMCD 算法综合生成相应的可逆网络, 为了保证级联网络可逆, 有些需要在网络中添加若干个常量输入, 如图 6。




图6 三值可逆级联网络

将上述给出的三值可逆级联网络实例所需三值可逆门数与文献[16]中实现的门数对比如表2,TRLAMCD算法在函数 thadd, mul2 和 gttg22 的网络实现所需的三值可逆门数要小于文献[16].文献[16]提出的基因算法的平均门数为 4.57,而 TRLAMCD 算法的平均门数为 3.71,相比平均门数要小,算法整体性能要优于文献[16].

表 2 三值可逆网络实现门数对比

函数	thadd	avg2	sum2	sum3	sqsum2	mul2	gttg22	平均
文献[16]	5	3	2	2	2	8	10	4.57
TRLAMCD	4	3	2	4	2	4	7	3.71

4.2 TRLAMCD 算法对比及分析

根据提出的 TRLAMCD 算法,用 C++ 实现了三值二变量的全部函数(3²! = 362880 种),在 Pentium IV 1.8GHz 机器上对该全部函数实现需要 42s.与文献[15]提出的综合算法比较如表3,表中 BRGSE 表示除 E 门外的基本三值可逆逻辑门集.表3中,基于 BRGS-E 门集,文献[15]的平均门数是 7.11,而本文提出的算法的平均门数为 6.87,优于文献[15]提出的算法.将 2 型非门(E 门)加入到算法,即使用了 BRGS 门集(文献[15]没有加入该门),TRLAMCD 算法的平均门数为 6.44;使用 URGS 门集,TRLAMCD 算法的平均门数明显的减少,只有 5.64.对三值可逆逻辑综合,算法的选择固然重要,门集的选择对平均门数的减少也起到相当大的作用.本文算法在综合时只需保存其真值表,算法空间复

表 3 三值 2 变量可逆函数

门数	文献[15]	TRLAMCD		
		BRGS-E	BRGS	URGS
0	1	1	1	1
1	24	24	30	50
2	301	327	457	1104
3	2395	2528	3889	10415
4	11743	12439	19601	46599
5	34755	39996	58807	106283
6	72217	82986	101232	115104
7	97192	106907	104706	63326
8	81978	79203	57849	18220
9	43886	31816	15299	1774
10	14849	16244	1009	4
11	3246	409	0	0
12	293	0	0	0
平均	7.11	6.87	6.44	5.64

杂度为 $O(n \times 3^n)$.算法中,每次转换至少能保证真值表中的一个数已经转换正确,每次转换最多需要从 n 次预转换中选取最优的一个转换,最多只要 $n^2 \times 3^n$ 次转换就可以完成实现三值可逆函数的网络级联,算法时间复杂度为 $O(n^2 \times 3^n)$.文献[15]的算法复杂度为 $O(n \times 3^n)$,虽然在时间复杂度上要比文献[15]多,但是从实验的平均门数据上对比,本文提出的算法平均门数要少,实验效果更好.

5 总结

提出一种基于三值可逆逻辑的最小混乱度综合方法,该方法是通过快速降低混乱度来选择三值可逆逻辑门,并级联成三值可逆网络.选取一些三值可逆函数例题,利用该算法生成三值可逆网络.用 C++ 实现了全部三值二变量函数的可逆级联网络.将该算法和已有算法进行了对比,其平均综合门数要少于已有综合算法的平均门数,该算法在三值可逆逻辑综合中具有一定优势.下一步的工作是改进算法,研究多变量($n \geq 4$)的三值可逆逻辑综合,以及二值可逆逻辑综合与多值可逆逻辑综合的关系.

参考文献

- [1] Nielsen M, Chuang I. Quantum Computation and Quantum Information [M]. Cambridge, UK: Cambridge University Press, 2000.
- [2] Peres A. Reversible logic and quantum computers[J]. Physical Review A32, 1985: 3266 - 3276.
- [3] Adleman L M. Molecular computation of solutions to combinatorial problems[J]. Science, 1994, 266(11): 1021 - 1024.
- [4] Toffoli T. Reversible computing[J]. Lecture Notes in Computer Science, 1980(85): 632 - 644.
- [5] Bennett C H. Logical reversibility of computation [J]. IBM Journal of Research and Development, 1973, 17(6): 525 - 532
- [6] 管致锦,秦小麟,陶涛,施 ■. 可逆逻辑门网络的表示与级联[J]. 电子学报, 2010, 38(10): 2370 - 2376. GUAN Zhi-jin, QIN Xiao-lin, TAO Tao, SHI Quan. Representation and cascade for reversible gate network[J]. Acta Electronica Sinica, 2010, 38(10): 2370 - 2376. (in Chinese)
- [7] Gupta P, Agrawal A and Jha N K. An algorithm for synthesis of reversible logic circuits [J]. Computer-Aided Design of Integrated Circuits and Systems, 2006, 25(11): 2317 - 2330.
- [8] Maslov D, Dueck G W, Miller D M. Toffoli network synthesis with templates [J]. Computer Aided Design of Integrated Circuits and Systems, 2005, 24(6): 807 - 817.
- [9] Miller D M. Spectral and tow-place decomposition techniques in reversible logic[A]. Proceedings of the 45th Midwest Symposium on Circuits and Systems [C]. Midwest, USA: IEEE/

- ACM, 2002. 493 – 496.
- [10] 杨忠明, 陈汉武, 王冬. 基于二分法量子可逆逻辑电路综合[J]. 电子学报, 2012, 40(5): 1045 – 1049.
YANG Zhong-ming, CHEN Han-wu, WANG Dong. Qubits reversible logic circuits synthesis based on bisection method [J]. Acta Electronica Sinica, 2012, 40(5): 1045 – 1049. (in Chinese)
- [11] Wille R, Drechsler R. BDD-based synthesis of reversible logic for large functions[A]. Proceedings of the 46th Annual Design Automation [C]. New Jersey: Institute of Electrical and Electronics Engineers Inc, 2009. 270 – 275.
- [12] Yu Pang, Shaoquan Wang, Zhilong He, et al. Positive Davio-based synthesis algorithm for reversible logic[A]. Proceedings of International Conference on Computer Design [C]. New Jersey: Institute of Electrical and Electronics Engineers Inc, 2011. 212 – 218.
- [13] Picton P. A universal architecture for multiple-valued reversible logic[J]. Multiple-Valued Logic Journal, 2000, 153(5): 27 – 37.
- [14] Alexis De Vos, Birger Raa and Leo Storme. Generating the group of reversible logic gates[J]. Journal of Physics A: Mathematical and General, 2002. 7063 – 7078.
- [15] Miller D M, Dueck G W. A synthesis method for MVL reversible logic[A]. Proceedings of 34th International Symposium on Multiple-Valued Logic[C]. New Jersey: IEEE Computer Society, 2004. 74 – 80.
- [16] Khan M H A, Perkowski M. Genetic algorithm based synthesis of multi-output ternary functions using quantum cascade of generalized ternary gates[A]. Proceedings of Congress on Evolutionary Computation[C]. New Jersey: Institute of Electrical and Electronics Engineers Inc, 2004. 2194 – 2201.
- [17] Miller D M, Thornton M A. QMDD: A decision diagram structure for reversible and quantum circuits[A]. Proceedings of 36th International Symposium on Multiple-Valued Logic [C]. New Jersey: IEEE Computer Society, 2006. 30 – 35.
- [18] 管致锦, 秦小麟, 施 ■, 等. 基于正反控制模型的可逆逻辑综合[J]. 计算机学报, 2008, 31(5): 835 – 844.
Guan Zhi-jin, Qin Xiao-lin, Shi Quan, et al. Reversible logic synthesis with positive/negative control model [J]. Chinese Journal of Computers, 2008, 31(5): 835 – 844. (in Chinese)

作者简介



徐明强 男, 1982 年生于江苏南通, 硕士, 现为南通纺织职业技术学院讲师. 主要研究方向为可逆计算、逻辑综合、多值可逆逻辑综合等.
E-mail: xmq2005@ntec.edu.cn



管致锦 男, 1962 年生于江苏连云港, 论文通讯作者. 获南京航空航天大学博士学位, 现为南通大学计算机科学与技术学院教授. 主要研究方向为可逆计算、逻辑综合和信息安全等.
E-mail: guan.zj@ntu.edu.cn

张海豹 男, 1987 年生于山东滕州, 硕士生. 主要研究方向为可逆逻辑综合、可逆网络时延优化等.