

数字有源 EMI 滤波系统延迟的建模与分析

姬军鹏^{1,2}, 胡雪利¹, 陈文洁², 曾光¹, 华志广¹

(1. 西安理工大学电气工程系, 陕西西安 710048; 2. 西安交通大学电气工程学院, 陕西西安 710049)

摘要: 随着数字处理技术的进步, 数据采集速度与精度的大幅提高, 使得数字有源电磁干扰滤波技术 DAEF (Digital Active EMI Filter) 成为 EMI (Electro-Magnetic Interference) 滤波技术发展的新方向. 由于 EMI 信号频率较高, 所以 EMI 滤波控制中的延迟对滤波性能的影响不可忽视, 需要深入研究. 本文详细分析了数字有源 EMI 滤波系统中产生延迟的原因, 建立了具有延迟特性的数字有源 EMI 滤波系统模型, 仿真分析了延迟时间对 EMI 滤波系统滤波性能的影响. 搭建了基于 FPGA (Field Programmable Gate Array) 的数字有源 EMI 控制系统平台, 验证了具有延迟特性的数字有源 EMI 滤波系统模型的正确性, 揭示了数字有源 EMI 滤波系统延迟环节对滤波性能的影响规律, 这有助于对数字有源 EMI 滤波器的进一步研究和推广应用.

关键词: 电磁干扰滤波器; 延迟; 滤波性能; 数字; 有源

中图分类号: TM46 **文献标识码:** A **文章编号:** 0372-2112 (2015)09-1793-07

电子学报 URL: <http://www.ejournal.org.cn> **DOI:** 10.3969/j.issn.0372-2112.2015.09.017

Modeling and Analysis of Digital Active EMI Filter with Time Delay

Ji Jun-peng^{1,2}, HU Xue-li¹, CHEN Wen-jie², ZENG Guang¹, HUA Zhi-guang¹

(1. Department of Electrical Engineering, Xi'an University of Technology, Xi'an, Shaanxi 710048, China;

2. School of Electrical Engineering, Xi'an Jiaotong University, Xi'an, Shaanxi 710049, China)

Abstract: With the development of the digital processing technology, and the sharp increasing of the speed and accuracy of data acquisition, the DAEF technology becomes a new direction of the EMI filter technology. As the frequency of EMI signal is high, the delay time of system has great impact on system performance and cannot be ignored, which needs more study. In this paper, the reason of the delay time existence was analyzed in the DAEF system, and with consideration of delay time the model of DAEF system was built. The impact of the delay time on the EMI filter performance was analyzed by simulation. The DAEF control system platform was built based on FPGA. The correctness of the DAEF model with delay character was verified. The influence rule of delay time on the filter performance of DAEF system was revealed. The results help to further study and widespread application of digital active EMI filter.

Key words: EMI (Electro-Magnetic Interference) filter; delay; filter performance; digital; active

1 引言

由于开关管电压和电流快速变化, 开关功率变换器会产生高频传导 EMI 噪声信号, 影响自身和周围电子设备的正常工作. 为保证电子设备的正常工作, 国际上采用标准 IEC61000 限制电子设备电磁干扰信号的幅值, 同时我国采用国标 GB/T 21419-2013 规定了在 150kHz ~ 30MHz 频率范围内电磁干扰信号的允许发射限值^[1].

目前传统传导 EMI 抑制方法主要是在变换器前端加 EMI 滤波器, 滤波器可分为 4 类^[2]: 模拟无源 EMI 滤

波器 PEF (Passive EMI Filter)、模拟有源 EMI 滤波器 AEF (Active EMI Filter)、混合模拟有源 EMI 滤波器 HAEF (Hybrid Active EMI filter) 及目前国际最新提出的 DAEF. 另外, PWM (Pulse-Width Modulation) 控制、软开关技术^[3,4]等也可达到 EMI 抑制的目的, 但其一般与 EMI 滤波器结合使用.

PEF 电路拓扑实现简单, 运行可靠, 但 PEF 体积较大, 电感和电容寄生现象明显, 另外, 共模扼流圈的磁芯易受漏感和共模电压的影响而产生饱和^[5], EMI 滤波效果常达不到设计目标. 后续研究的集成式模拟无源 EMI

滤波器大大减小了 PEF 的体积^[6,7],如文献[6]提出的可用灵活多层箔集成的 EMI 滤波器,该滤波器将共模电感、差模电感、共模电容和差模电容这些无源器件集成在一个平面单元模块中以减小体积.另外,PEF 的灵活性较差,对不同功率等级或不同阻抗环境的变换器不具有通用性,AEF 克服了 PEF 这种灵活性差的缺点^[8],实现 EMI 检测、反向放大、注入的闭环控制模式,但是由于速度、功率损耗和增益带宽的限制,在抑制高频噪声或强噪声电流方面能力不强.考虑到 PEF 在高频段的特点和 AEF 在低频段的长处^[9~11],文献[9]提出了 PEF 与 AEF 相结合的混合模拟有源 EMI 滤波器 HAEF. HAEF 中有源器件对无源器件阻抗具有显著的放大作用,即存在阻抗倍增效应^[10],但在一个宽频率范围内获得充分抑制效果还较困难,另外清除运算放大器的偏置电压问题还有待解决.这些改进技术未从根本上解决 EMI 滤波器的体积和功耗问题.

随着数字处理技术的进步,尤其是基于硬件描述语言编程和具有并行处理能力的 FPGA 的广泛发展,运算速度成倍的提高,同时,A/D 转换速度和精度也大幅提高,更加上数字处理器成本不断降低,使得 DAEF 应用成为可能.2012 年 DAEF 概念由加拿大学者 Hamza 首次提出,并在光伏并网逆变器中验证了其有效性^[12,13],2013 年将 DAEF 技术应用于电动汽车 DC-DC 变换器等开关功率变换器中^[14,15],同时对带有 DAEF 的系统进行了稳定性分析. DAEF 因不在主电路中增加器件,所以大幅减小了开关功率变换器的体积和功耗,且不受功率与电流影响,但数字处理过程中不可避免地存在时间延迟^[16~18],由于 EMI 信号频率较高,控制周期要求很短,所以 DAEF 系统中的延迟会影响滤波性能,应着重研究延迟对 DAEF 数字控制的影响.目前,尚未有文献研究延迟对 DAEF 系统滤波性能的影响.

2 DAEF 系统的设计

2.1 DAEF 的拓朴

抑制共模 EMI 是开关功率变换器传导 EMI 抑制的主要任务,在低压交流电源端口共模 EMI 电压为 L 线与 N 线对地 EMI 电压的平均值,减小其中任何一个均可减小开关功率变换器的共模 EMI,由于两个信号在传输和抑制机理上相同,本文仅以抑制 L 线对地的传导 EMI 信号为例说明该方法, L 线上设计 DAEF 的基本拓朴结构如图 1 所示,包括 EMI 信号检测电路和注入电路、ADC(Analog to Digital Converter)采样、数字控制器、DAC(Digital-to-Analog Converter)输出和解耦电路 6 部分,该 DAEF 控制器的实现最好利用后级功率变换器的数字控制器资源,即嵌入到原变换器的数字控制器中,会大大节约系统的控制成本.

EMI 信号检测电路由电阻 R_s 和电容 C_s 构成的 RC 高通滤波器实现,选择在电网侧提取功率变换器产生的高频传导 EMI 信号;ADC 将检测的 EMI 信号进行采样,得到相应的数字 EMI 信号送控制器处理;控制器对数字 EMI 信号进行 EMI 补偿控制,得到补偿的数字 EMI 信号,这里的控制器最好采用硬件描述语言编程和并行处理的 FPGA;DAC 把控制处理后的数字 EMI 信号转化为输出能力为 $0 \sim 20\text{mA}$ 的模拟 EMI 电流信号,这个 20mA 电流可以抑制 $86\text{dB}\mu\text{A}$ ($120\text{dB}\mu\text{V}$) 的 EMI 干扰信号. EMI 信号注入电路是电阻 R_i 和电容 C_i 构成的低通滤波器,一方面把 $0 \sim 20\text{mA}$ 的模拟 EMI 电流信号传输到功率变换器输入端以消除其产生的 EMI,一方面利用电容 C_i 有效防止电源线上低频功率信号对 DAC 输出端口的损坏.在 EMI 信号检测电路和注入电路之间可加一个高阻抗射频电感 J 作为解耦电路,降低检测点和注入点之间的耦合性,使得滤波性能得到提高.




图1 DAEF原理框图

2.2 DAEF 设计方案及原理

DAEF 检测电源线对地的传导 EMI 信号,经 ADC 采样、控制器补偿处理和 DAC 模拟输出,最后经注入电路

注入到功率变换器的输入侧,形成一个闭环控制系统,其控制框图如图 2 所示,控制目标为使得沿 L 线传入电网的 EMI 干扰信号 $Y(s)$ 最小.

图 2 中, $H(s)$ 为 EMI 检测电路的传递函数, 补偿器 $G_c(s)$ 为补偿控制算法的传递函数, $D_{zoh}(s)$ 为保持器的传递函数, $B(s)$ 为 EMI 注入电路的传递函数, $J(s)$ 为检测点和注入点之间解耦电路的传递函数, $Y(s)$ 为经滤波之后的噪声信号; $X(s)$ 为功率变换器产生的 EMI 信号, $X'(s)$ 为数字有源 EMI 滤波器产生的反向 EMI 注入信号. 理想状况下, 功率变换器产生的 EMI 信号 $X(s)$ 和补偿注入的 EMI 信号 $X'(s)$ 幅值相等、相位相反, 实现抑制传导 EMI 信号的作用.




图2 DAEF系统控制框图

国标 GB/T 21419-2013 规定低压交流端口传导 EMI 测试频率范围为 150kHz ~ 30MHz, 提取 EMI 信号的 RC 高通滤波器的截止频率需在 150kHz 以下, 以提取 150kHz 以上的传导 EMI 信号; 注入 EMI 信号的 RC 低通滤波器的截止频率需在 30MHz 以上, 使得 30MHz 以下的信号注入电源线上抑制 EMI 干扰. 由于 EMI 信号频率较高, 所需的 ADC、数字控制器和 DAC 的处理数据速率需更高, 系统中的延迟时间对滤波性能影响较大, 需对计及延迟特性的 DAEF 数字控制系统进行研究.

3 DAEF 系统的建模与分析

3.1 不计及延迟的 DAEF 系统建模与分析

不计及延迟的影响, DAEF 系统框图如图 2 所示. EMI 检测电路由 RC 高通滤波器构成, 其传递函数 $H(s)$ 可表示为:

$$H(s) = \frac{s}{s + \omega_1} \quad (1)$$

其中, $\omega_1 = 2\pi f_1 = \frac{1}{R_1 C_s}$ 为高通滤波器的截止角频率.

注入电路由 RC 低通滤波器构成, 其传递函数 $B(s)$ 可表示为:

$$B(s) = \frac{s}{1 + s/\omega_2} \quad (2)$$

其中, $\omega_2 = 2\pi f_2 = \frac{1}{R_i C_i}$ 为低通滤波器的截止角频率.

补偿器的类型和参数可根据控制系统指标要求设计, 由于本文重点研究延迟特性, 这里仅选取最简单的反比例控制补偿器, 其传递函数 $G_c(s)$ 可表示为:

$$G_c(s) = -K \quad (3)$$

耦电路在高频下可以等效为一个高阻抗电感, 其传递函数 $J(s)$ 可表示为:

$$J(s) = Ls \quad (4)$$

一般 DAC 采用零阶保持器, 其传递函数 $D_{zoh}(s)$ 可表示为:

$$D_{zoh}(s) = \frac{1 - e^{-sT_s}}{s} \quad (5)$$

此传递函数对应的幅值和相位分别为:

$$|D_{zoh}(j\omega)| = \frac{2T_s}{\omega T_s} \left| \sin \frac{\omega T_s}{2} \right| \quad (6)$$

$$\angle D_{zoh}(j\omega) = -\frac{\omega T_s}{2} \quad (7)$$

其中 T_s 为采样周期.

由以上可得 DAEF 系统的传递函数为:

$$\frac{Y(s)}{X(s)} = \frac{J(s)}{1 - J(s)B(s)G_c(s)D_{zoh}(s)H(s)} \quad (8)$$

在不计延迟时间的影响下, 选取 14 位的 ADC 和 DAC, 采样率为 250MSPS, 补偿器为纯比例补偿增益 -100 的情况下, 闭环 DAEF 控制系统的频率响应曲线如图 3 中实线所示.




图3 DAEF系统频率响应曲线图

由图 3 可知, 在不计延迟时间的条件下, 在 150kHz ~ 30MHz 频率范围, DAEF 补偿能力基本保持在 -46dB. 事实上, 各部分电路产生的延迟、控制系统控制周期的选择、无源模拟器件高频寄生参数等均会影响其稳定性和补偿能力, 并不能获得 -46dB 的补偿能力和这样的稳定性.

3.2 计及延迟的 DAEF 系统建模与分析

DAEF 控制器在对检测电压信号进行 ADC、比例补偿处理和 DAC 时, 不可避免地存在时间延迟.

在 ADC 过程中有 3 个时间: 跟踪时间、转换时间及数据传送时间. 跟踪时间在控制系统中不会产生延迟; 转换时间和所选芯片内部结构有关, 可以在数据手册中查到. 数据传送时间取决于 ADC 接口的时序和数字

电路设计,数据传送时间是 ADC 采样引起的延迟时间 τ_{AD} .

控制器的延迟时间 τ_{CON} 取决于数字控制器的形式和设计.采用单片机或 DSP(Digital Signal Processor)处理器用指令实现时,延迟时间较长,而采用基于硬件描述语言的并行处理的 FPGA 控制器实现时延迟较短.像 FPGA 这样的控制器可以生成一个定制硬件设计,使得控制逻辑能够在硬件中实现,不必利用精确地控制指令运行时间来实现控制速度.此时,控制器实现控制算法的时间,也就是控制速度在不限限制这类控制器面积资源的前提下, τ_{CON} 由实现并行处理功能的硬件执行时间决定.

在 DAC 过程中有 3 个时间:传播时间、建立时间和保持时间.DAC 的传播时间和所选芯片的时钟周期有关,可以在数据手册中查到.DAC 的建立时间就是 DAC 引起的延迟时间 τ_{DA} .

DAEF 系统中的总延迟时间 T_d 包括 ADC 的延迟时间 τ_{AD} 、控制器的延迟时间 τ_{CON} 以及 DAC 引起的延迟时间 τ_{DA} ,即:

$$T_d = \tau_{AD} + \tau_{CON} + \tau_{DA} \quad (9)$$




图4 计及延迟的共模DAEF控制框图

4 仿真验证

为了进一步分析延迟时间对系统的影响,利用 MATLAB 对带有不同延迟时间的 DAEF 系统进行仿真,补偿器选取值为 -100 的反比例补偿器不变,总延迟时间根据不同型号的 14 位 ADC 和 DAC 的延迟时间取值,延迟时间取值如表 1 所示.

表 1 延迟时间取值表

序号	延迟时间	序号	延迟时间
1	0ns	4	2.5ns
2	0.5ns	5	3.5ns
3	1.5ns	6	4ns

不同延迟条件下 DAEF 闭环频率响应曲线如图 5 所示.

为了能够清楚地表示出延迟时间对补偿性能的影响,将图 5 中 150kHz ~ 30MHz 频率范围内的频率响应曲

建立延迟环节对应的数学模型为:

$$H_d(s) = e^{-sT_d} \quad (10)$$

由于国标规定传导 EMI 测试的频率范围为 150kHz ~ 30MHz,DAEF 控制系统要滤除信号的频率高达 30MHz,数字控制器必须在最短的 EMI 信号周期 33.3ns 内实现 ADC、比例补偿控制和 DAC,以保证系统的快速响应和稳定性,为了提高控制精度,滤波控制周期 T_{CON} 必须远远小于 EMI 信号的最小周期 33.3ns,同时要求 T_{CON} 远远大于 ADC 时间 T_{AD} 、补偿控制处理 T_{CON} 、DAC 时间 T_{DA} 和延迟时间 T_d 四者之和,即需满足:

$$T_{AD} + T_{CON} + T_{DA} + T_d \ll T_{CON} \ll 33.3ns \quad (11)$$

计及延迟的 DAEF 系统控制框图如图 4 所示.

可得计及延迟情况下 DAEF 系统的传递函数为:

$$\frac{Y(s)}{X(s)} = \frac{J(s)}{1 - J(s)B(s)G_c(s)D_{zoh}(s)H_d(s)H(s)} \quad (12)$$

加入延迟环节后,补偿器依然取 -100,对应的频率响应曲线如图 3 中虚线所示.由图 3 可知,加入时间延迟后,系统的补偿能力下降到 -40dB,即滤波衰减性能降低了 6dB,因此延迟时间对滤波性能有较大影响.

线放大,如图 6 所示.

由图 5、图 6 可知,当延迟时间在 4ns 之内时,在 150kHz ~ 30MHz 频率范围内,系统补偿性能均稳定,但其延迟时间大小不仅影响 DAEF 系统的幅频特性,同时




图5 不同延迟的DAEF系统频率响应曲线

也影响系统的相频特性.随着延迟时间的增加,DAEF 系统的幅值响应从 -46dB 上升到 -39dB ,衰减补偿性能逐渐降低,在中、低频段对相位几乎没影响,在高频段对相位影响也不大.




图6 不同延迟下频率响应曲线局部放大图

当延迟时间为 4.5ns , 计及延迟的 DAEF 系统频率响应如图 7 所示.

图 7 中实线为不计及延迟的频率响应曲线,虚线为延迟时间为 4.5ns 时的频率响应曲线.由图 6、图 7 曲线对比可知,在较大延迟条件下系统补偿能力下降,且系统趋向不稳定.




图7 延迟时间为 4.5ns 时频率响应曲线

5 实验结果

基于 FPGA 控制器建立数字有源 EMI 滤波控制平台,平台系统主要器件参数如下:

- (1) ADC: 14 bits, 250MSPS.
- (2) DAC: 14 bits, 260MSPS.
- (3) 检测电路: $R_s = 1\text{k}\Omega$, $C_s = 0.1\mu\text{F}$.
- (4) 注入电路: $R_i = 30\Omega$, $C_i = 1\text{nF}$.

平台中,ADC 和 DAC 均是高速、高采样率的器件,控制器采用 FPGA 实现对数字 EMI 信号补偿控制.在被

测对象为 150W 的开关电源中对 DAEF 延迟性能进行分析验证,开关电源的相关参数如表 2 所示.

表 2 开关电源参数

输入电压	AC:220V
输出电压	DC:48V
输出电流	DC:3A
滤波电容	$470\mu\text{F}$
开关频率	65kHz

在不加任何 EMI 滤波器的情况下,开关电源 L 线上传导 EMI 信号的频谱图如图 8 所示;当系统所含延迟时间为 0.5ns 时,其传导 EMI 信号频谱图如图 9 所示;当延迟时间为 2.5ns 时,其传导 EMI 噪声信号频谱图如图 10 所示;当延迟时间为 4.5ns 时,其传导 EMI 噪声信号频谱图如图 11 所示.




图8 不加EMI滤波器时的传导EMI频谱图




图9 延迟时间为 0.5ns 时传导EMI信号频谱图

从图 8 中可以看出,在不加 EMI 滤波器的情况下,在 $0.15\text{MHz} \sim 0.5\text{MHz}$ 频段 EMI 噪声信号平均值为 $70\text{dB}\mu\text{V}$;在 $0.5\text{MHz} \sim 5\text{MHz}$ 频段 EMI 噪声信号平均值为 $65\text{dB}\mu\text{V}$;在 $5\text{MHz} \sim 30\text{MHz}$ 频段 EMI 噪声信号平均值为 $40\text{dB}\mu\text{V}$.由图 9 可知,当延迟时间为 0.5ns 时,在 $0.15\text{MHz} \sim 0.5\text{MHz}$ 频段 EMI 噪声信号平均值为 $50\text{dB}\mu\text{V}$;在 $0.5\text{MHz} \sim 5\text{MHz}$ 频段 EMI 噪声信号平均值为

28dB μ V;在 5MHz ~ 30MHz 频段 EMI 噪声信号平均值为 18dB μ V.由图 10 可知,当延迟时间为 2.5ns 时,在 0.15MHz ~ 0.5MHz 频段 EMI 噪声信号平均值为 55dB μ V;在 0.5MHz ~ 5MHz 频段 EMI 噪声信号平均值为 42dB μ V;在 5MHz ~ 30MHz 频段 EMI 噪声信号平均值为 30dB μ V.由图 11 可知,当延迟时间为 4.5ns 时,在 0.15MHz ~ 0.5MHz 频段 EMI 噪声信号平均值为 65dB μ V,在 0.5MHz ~ 5MHz 频段 EMI 噪声信号平均值为 68dB μ V,在 5MHz ~ 30MHz 频段 EMI 噪声信号平均值为 45dB μ V.




图10 延迟时间为2.5ns时传导EMI信号频谱图




图11 延迟时间为4.5ns时传导EMI信号频谱图

把带有 3 不同延迟时间的各频段 EMI 噪声信号平均值与无 EMI 滤波器及国标限值对比如表 3 所示.

从表 3 可以看出,不加 EMI 滤波器时,各频段的 EMI 噪声不能够满足国标要求.加入 DAEF 后,当延迟时间为 0.5ns 时,在 0.15MHz ~ 0.5MHz 频段 EMI 噪声信号相对于无滤波器时幅值降低了 20dB μ V;在 0.5MHz ~ 5MHz 频段 EMI 噪声信号幅值降低了 37dB μ V;在 5MHz ~ 30MHz 频段幅值降低了 22dB μ V,各频段滤波性能较好,均明显低于国标限值.当延迟时间为 2.5ns 时,虽仍能满足国标限值,但较延迟时间为 0.5ns,滤波性能稍差.随着延迟时间的增加,EMI 滤波效果变差,当延迟时间为 4.5ns 时,在 0.15MHz ~ 0.5MHz 频段 EMI 噪声信号

比无滤波器时幅值仅降低 5dB μ V;在 0.5MHz ~ 5MHz 频段 EMI 噪声信号和无滤波器时相比幅值增加了 3dB μ V,在 5MHz ~ 30MHz 频段 EMI 噪声信号幅值增加了 5dB μ V.由此可知,当延迟时间较大时,不仅滤波效果变差,而且中、高频段 EMI 噪声信号的幅值增大,因此在设计 DAEF 系统时应合理配置延迟时间的大小.实验结果和仿真结果一致,延迟时间较大的系统不稳定,很可能使得传导 EMI 信号变大.

表3 各频段 EMI 噪声信号平均值

频段	EMI 噪声信号平均值(dB μ V)				
	标准限值	无 EMI 滤波器	0.5ns 延迟	2.5ns 延迟	4.5ns 延迟
0.15MHz ~ 0.5MHz	56	70	50	55	65
0.5MHz ~ 5MHz	46	65	28	42	68
5MHz ~ 30MHz	50	40	18	30	45

6 结论

本文从分析 DAEF 系统中存在的延迟时间入手,建立了具有延迟特性的数字有源 EMI 滤波系统模型,给出了数学模型,仿真分析了延迟时间对 EMI 滤波系统滤波性能的影响.随着延迟时间的增加,DAEF 补偿性能逐渐降低,当延迟时间过大时,系统变得不稳定,不仅没有滤波效果,也可能放大某些频谱下 EMI.基于 FPGA 搭建了数字有源 EMI 控制系统平台,验证了具有延迟特性的数字有源 EMI 滤波系统模型的正确性,当延迟时间较小时,滤波效果非常明显,可以达到 EMC 标准,但当延迟时间超过 4.5ns 时,不仅滤波效果变差,而且中、高频段 EMI 噪声信号的幅值增大.随着数字技术的不断进步,运算速度和精度逐渐提高,DAEF 在电磁兼容领域的应用将成为新的发展方向,而本文对具有延迟特性的 DAEF 滤波性能的研究将有效促进对 DAEF 的进一步研究和广泛推广.

参考文献

- [1] GB/T 21419-2013, 变压器、电抗器、电源装置及其组合的安全 电磁兼容(EMC)要求[S]. 2013 年 12 月 2 日. GB/T 21419-2013 Safety of transformers, reactors, power supply units and combinations thereof-EMC requirements[S]. Implemented on 2013.12.2. (in Chinese)
- [2] K Mainali, R Oruganti. Conducted EMI mitigation techniques for switch-mode power converters: A survey[J]. IEEE Trans. on Power Electronics, 2010, 25(9): 2344 - 2356.
- [3] 王强, 刘岩松, 陈祥雪, 等. 具有单辅助开关的谐振直流环节逆变器[J]. 电子学报, 2014, 42(11): 2321 - 2324. Wang Qiang, Liu Yansong, Chen Xiangxue, et al. Resonant DC link inverter with a single auxiliary switch[J]. Acta Electronica Sinica, 2014, 42(11): 2321 - 2324. (in Chinese)

- [4] M R Yazdani, H Farzanehfar. Conducted electro-magnetic interference analysis and mitigation using zero-current transition soft switching and spread spectrum techniques[J]. IET Trans on Power Electronics, 2012, 5(7): 1034 – 1041.
- [5] Luo Fang, Wang Shuo, Wang Fei (Fred), et al. Analysis of CM volt-second influence on CM inductor saturation and design for input EMI filters in three-phase DC-fed motor drive systems [J]. IEEE Trans on Power Electronics, 2010, 25(7): 1905 – 1914.
- [6] Wu Xiaofeng, Xu Dehong, Wen Zhiwei, et al. Design, modeling, and improvement of integrated EMI filter with flexible multilayer foils [J]. IEEE Trans on Power Electronics, 2011, 26(5): 1344 – 1354.
- [7] 杨玉岗, 冯本成, 王长华, 等. 一种新型的平时无源集成 EMI 滤波器结构[J]. 电工技术学报, 2012, 27(8): 108 – 119. Yang Yugang, Feng Bencheng, Wang Changhua, et al. A novel structure of planar passive integrated EMI filter[J]. Transactions of China Electrotechnical Society, 2012, 27(8): 108 – 119. (in Chinese)
- [8] M L Heldwein, H Ertl, J Biela, J W Kolar. Implementation of a transformerless common-mode active filter for Offline converter systems[J]. IEEE Trans on Industrial Electronics, 2010, 57(5): 1772 – 1786.
- [9] Wang Shuo, Y Y Maillat, Wang Fei, et al. Investigation of hybrid EMI filters for common-mode EMI suppression in a motor drive system [J]. IEEE Trans on Power Electronics, 2010, 25(4): 1034 – 1045.
- [10] Chen Wenjie, Yang Xu, Wang Zhaoan. A novel hybrid common-mode EMI filter with active impedance multiplication [J]. IEEE Trans on Industrial Electronics, 2011, 58(5): 1826 – 1834.
- [11] Ji Junpeng, Zeng Guang, Liu Haiwa, et al. Research on selection method of passive power filter topologies[A]. IEEE 7th International Power Electronics and Motion Control Conference-ECCE Asia [C]. Washington: IEEE Computer Society, 2012. 2844 – 2848.
- [12] D Hamza, Mei Qiu, P K Jain. Implementation of an EMI active filter in grid-tied PV micro-inverter controller and stability verification[A]. 2012 – 38th Annual Conference on IEEE Industrial Electronics [C]. Washington: IEEE Computer Society, 2012. 477 – 482.
- [13] D Hamza, Mei Qiu, Jain P K. Application and stability analysis of a novel digital active EMI filter used in a grid-tied PV micro-inverter module[J]. IEEE Trans on Power Electronics, 2013, 28(6): 2867 – 2874.
- [14] D Hamza, M Pahlevaninezhad, P K Jain. Implementation of a novel digital active EMI technique in a DSP-based DCDC digital controller used in electric vehicle (EV)[J]. IEEE Trans on Power Electronics, 2013, 28(7): 3126 – 3137.
- [15] D Hamza, Qiu Mei. Digital active EMI control technique for switch mode power converters [J]. IEEE Trans on Electro-magnetic Compatibility, 2013, 55(1): 81 – 88.
- [16] 王凤岩, 任黎立, 许建平. 基于 F2812 的逆变器数字控制器的建模与设计[J]. 电工技术学报, 2009, 24(2): 94 – 99. Wang Fengyan, Ren Lili, Xu Jianping. Modeling and design of digital controller for inverter based on F2812 [J]. Transactions of China Electrotechnical Society, 2009, 24(2): 94 – 99. (in Chinese)
- [17] Peng Jian, Ma Hong, Tian Chen. Modeling of ADC nonlinearity by time-delay-based power series [A]. Second Asia International Conference on Modelling & Simulation [C]. Piscataway: Computer Society, 2008. 1048 – 1053.
- [18] 鲁挺, 赵争鸣, 张颖超, 袁立强. 采样延迟和误差对三电平 PWM 整流直接功率控制性能的影响及其抑制方法 [J]. 电工技术学报, 2010, 25(3): 66 – 72. Lu Ting, Zhao Zhengming, Zhang Yingchao, Yuan Liqiang. Effect of sampling delay and error on direct power control performance of three-level PWM rectifier and its restraining method [J]. Transactions of China Electrotechnical Society, 2010, 25(3): 66 – 72. (in Chinese)

作者简介



姬军鹏(通信作者) 男, 1979 年生, 陕西富平人, 工程师. 2010 年毕业于西安理工大学, 获电力电子与电力传动学科工学硕士学位, 现为西安交通大学电气工程学院博士研究生. 研究方向为电力电子功率变换器的电磁兼容技术.

E-mail: jijunpeng@xaut.edu.cn



胡雪莉 女, 1989 年生, 河南濮阳人, 硕士研究生, 研究方向为传导 EMI 抑制技术.

陈文洁 女, 1974 年生, 教授, 西安交通大学博士生导师, 研究方向为电力电子技术领域的电磁兼容性问题.

曾光 男, 1957 年生, 江西赣州人, 博士, 教授, 研究方向为电能质量控制技术. E-mail: g-zeng@mail.xaut.edu.cn

华志广 男, 1990 年生, 河南漯河人, 硕士研究生, 研究方向为电机传动的电磁兼容技术.