

Si/SiC混合开关最优门极延时及其在逆变器中的应用

周郁明,穆世路,杨 华,王 兵,陈兆权

(安徽工业大学电气与信息工程学院,安徽马鞍山 243002)

摘要: 由大电流硅绝缘栅双极型晶体管(Silicon Insulated-Gate Bipolar Transistor, Si IGBT)和小电流碳化硅金属-氧化物-半导体场效应晶体管(Silicon Carbon Metal-Oxide-Semiconductor Field-Effect Transistor, SiC MOSFET)并联构成的Si/SiC混合开关具有低成本、高效率的特点。Si/SiC混合开关门极关断延时的控制是提高混合开关效率的关键因素。本文首先研究了在不同工作电流下Si/SiC混合开关关断损耗随门极关断延时的变化,结果表明, Si/SiC混合开关有一个最优的关断延时,此时混合开关的关断损耗最低,并且最优门极关断延时随混合开关工作电流的增大而减小。将所得到的Si/SiC混合开关最优门极关断延时应用在单相全桥逆变器中,实验结果表明,逆变器的转换效率比同等条件下固定关断延时的最高转换效率提高了0.67%。

关键词: Si/SiC混合开关;关断延时;逆变器;转换效率

基金项目: 安徽省自然科学基金(No.2008085ME157);安徽高校自然科学基金项目(No.KJ2020A0247)

中图分类号: TN386;TM464

文献标识码: A

文章编号: 0372-2112(2023)06-1468-06

电子学报 URL: <http://www.ejournal.org.cn>

DOI: 10.12263/DZXB.20211094

Optimal Gate Turn-Off Delay-Time of Si/SiC Hybrid Switch and Its Application in Inverter

ZHOU Yu-ming, MU Shi-lu, YANG Hua, WANG Bing, CHEN Zhao-quan

(School of Electrical and Information Engineering, Anhui University of Technology, Ma'anshan, Anhui 243002, China)

Abstract: Si/SiC hybrid switch configured by a high-current silicon insulated-gate bipolar transistor (Si IGBT) and a low-current silicon carbon metal-oxide-semiconductor field-effect transistor (SiC MOSFET) in parallel has the advantages of low cost and high efficiency. The delay time of gate turn-off is the key to improve the efficiency of Si/SiC hybrid switch. In this paper, the relationship between the turn-off power loss and the delay time of gate turn-off for Si/SiC hybrid switch with different working current has been investigated, and the result has shown that there is an optimal delay time of gate turn-off for Si/SiC hybrid switch, with this optimal delay time, Si/SiC hybrid switch can achieve minimum turn-off loss, moreover, the optimal delay time will decrease with the increasing of Si/SiC hybrid switch working current. The optimal delay time of gate turn-off for Si/SiC hybrid switch has been applied to single-phase full bridge inverter, and the experimental result has indicated that the conversion efficiency of inverter with the optimal delay time of gate turn-off is improved by 0.67% compared with the highest conversion efficiency of inverter with fixed delay time of gate turn-off for Si/SiC hybrid switch.

Key words: Si/SiC hybrid switch; turn-off delay time; inverter; conversion efficiency

Foundation Item(s): Natural Science Foundation of Anhui Province (No.2008085ME157); University Natural Science Research Project of Anhui Province (No.KJ2020A0247)

1 引言

近年来,由大电流的硅绝缘栅双极型晶体管(Silicon Insulated-Gate Bipolar Transistor, Si IGBT)和小电流的碳化硅金属-氧化物-半导体场效应晶体管(Silicon Carbon Metal-Oxide-Semiconductor Field-Effect Transistor, SiC MOSFET)并联构成的Si/SiC混合开关由于兼具Si IGBT低成本、低通态损耗和SiC MOSFET低开关损耗的优点,引起了诸多研究者的关注^[1-3]。

目前, Si/SiC混合开关研究较多的是门极时序控制。一般地, Si/SiC混合开关中Si IGBT和SiC MOSFET的门极驱动是分开的,能够独立控制,这能够让SiC MOSFET先于Si IGBT导通、后于Si IGBT关断,此时Si IGBT工作在零电压导通和零电压关断状态,混合开关能够取得低的开关损耗^[4,5]。然而,实验结果表明^[6,7],相比较导通控制, Si/SiC混合开关的关断控制对混合开关的性能影响更大一些。文献[5]利用双脉冲电路研究

了 Si IGBT 和 SiC MOSFET 关断延时与混合开关关断损耗的关系,结果表明,关断延时较小时,混合开关的关断损耗主要由 Si IGBT 决定,关断延时较长时,混合开关的关断损耗主要由 SiC MOSFET 决定,混合开关取得最低关断损耗的延时,即最优关断延时约为 $1.6 \mu\text{s}$. 文献[8]建立了关断延时模型,模型计算到的最优关断延时为 $1.98 \mu\text{s}$,而采用双脉冲电路测试到的是 $2.0 \mu\text{s}$,理论计算和实验结果很接近. 文献[9]建立了混合开关的损耗模型,模型能够确定 Si IGBT 关断损耗、SiC MOSFET 导通损耗与关断延时的关系,结果表明在 $2.2 \mu\text{s}$ 的关断延时混合开关取得最低的关断损耗.

文献[5]和文献[8]确定的混合开关的最优关断延时是在固定电流下利用模型计算和双脉冲电路测试到的,所得到的最优延时也只用到了直流-直流(DC-DC)变换器中,然而,对于逆变器这类负载电流时刻在变化的变换器而言, Si/SiC 混合开关要取得低损耗, Si IGBT 和 SiC MOSFET 的关断延时应该随负载电流的大小变化而变化,因而需要研究不同工作电流下 Si/SiC 混合开关的最优关断延时. 文献[10]采用粒子群算法研究了 Si/SiC 混合开关的自适应延时控制方法,该方法根据单相逆变器的负载功率不同,在输出正弦电流的四分之一周期内划分大小不同的若干区域来自动设定不同的延时,同采用固定延时的单相逆变器相比,采用粒子群算法的单相逆变器的效率能够提高 0.33% ,但是该算法较为复杂,而且没有分析损耗与电流的定量关系.


本文基于单脉冲实验,研究了不同工作电流下不同关断延时对 Si/SiC 混合开关损耗的影响,确定了不同工作电流所对应的最优关断延时,最后搭建了单相全桥逆变器实验平台,验证了所得到的最优门极关断延时对逆变器转换效率的提高.

2 Si/SiC 混合开关构成及其最优门极关断延时

2.1 混合开关结构及其门极延时控制

Si/SiC 混合开关的结构如图 1(a)所示,其基本思路是:①发挥 SiC 器件的高速导通和关断的特性,在混合开关导通和关断阶段 SiC MOSFET 工作,降低混合开关的导通和关断损耗;②利用 Si IGBT 的电导调制效应,在正常的电流运载阶段 Si IGBT 工作,以实现混合开关低的通态损耗. 根据这个思路,当 Si IGBT 零电压导通和零电压关断时, Si/SiC 混合开关能取得最低的导通损耗和关断损耗,此时 Si IGBT 和 SiC MOSFET 门极驱动电压的相对时序如图 1(b)所示. 图中 V_{GE} 为 Si IGBT 驱动电压, V_{GS} 为 SiC MOSFET 驱动电压, $T_{\text{on_delay}}$ 是两个器件的导通延时, $T_{\text{off_delay}}$ 是关断延时. 事实上, Si IGBT 和 SiC MOSFET 同时导通,即 $T_{\text{on_delay}}$ 为 0 时,混合开关也能取得最低的导通损耗^[6,8],这是由于 Si IGBT 相对较慢的

导通速度,在两个器件同时施加驱动电压, Si IGBT 也能取得零电压导通. 相反,如果 $T_{\text{on_delay}}$ 不为零,即 SiC MOSFET 先导通后 Si IGBT 再施加驱动电压,由于 SiC MOSFET 较高的通态损耗,在 Si IGBT 完全导通之前混合开关的损耗反而会增加. 因而, Si/SiC 混合开关要取得低的开关损耗, $T_{\text{on_delay}}$ 应为 0,这时候混合开关的损耗由关断延时($T_{\text{off_delay}}$)决定.



(a) Si/SiC 混合开关结构 (b) 门极延时控制

图 1 Si/SiC 混合开关结构及其门极延时控制

2.2 不同关断延时对混合开关关断损耗的影响

利用单脉冲电路研究了不同关断延时对 Si/SiC 混合开关损耗的影响,电路原理图如图 2 所示,混合开关由 $1\ 200\ \text{V}/40\ \text{A}$ Si IGBT (型号为 IXGH20N120A3) 和 $1\ 200\ \text{V}/10\ \text{A}$ SiC MOSFET (型号为 C2M0280120D) 构成, U_{DC} 为 $400\ \text{V}$ 时, R 为 $26.7\ \Omega$, $T_{\text{on_delay}}$ 设置为 0.




图 2 混合开关硬开关电路原理图

首先研究了 Si/SiC 混合开关电压和电流在不同关断延时的变化情况. 图 3 展示了关断延时分别为 $0.3 \mu\text{s}$, $1 \mu\text{s}$, $1.6 \mu\text{s}$ 时混合开关两端电压 (v_{HS})、Si IGBT 电流 (i_{CE}) 和 SiC MOSFET 电流 (i_{DS}). 从图 3 可以看出,处于关断状态的 Si IGBT 在 SiC MOSFET 关断时出现了重新导通的现象,并形成一电流尖峰, $0.3 \mu\text{s}$, $1 \mu\text{s}$, $1.6 \mu\text{s}$ 这 3 个不同关断延时所产生的电流尖峰分别是 $9.8\ \text{A}$, $7\ \text{A}$, $4\ \text{A}$. Si IGBT 的重新导通是由于 Si IGBT 的少子储存效应, Si IGBT 关断后其漂移区储存的少子不会立即复合掉,当 SiC MOSFET 关断、混合开关两端重新建立电压时,未复合掉的少子在外电压的作用下重新形成电流,这个电流的尖峰随着 SiC MOSFET 关断延时的增加、未复合掉的少子数目的逐渐减少而减小.

重新导通的 Si IGBT 给混合开关带来了额外损耗,这部分损耗是发生在混合开关 Si IGBT 的关断阶段,因而这个损耗应该统计到混合开关的关断损耗里面. 在这里,混合开关的关断损耗 (E_{off}) 定义为从 Si IGBT 开始关断直至混合开关完全关断这期间的损耗,如式(1)所示:

$$E_{\text{off}} = E_{\text{loss_IGBT}} + E_{\text{loss_MOS}} \quad (1)$$




(a) $T_{\text{off_delay}}$ 为 $0.3 \mu\text{s}$ (b) $T_{\text{off_delay}}$ 为 $1 \mu\text{s}$ (c) $T_{\text{off_delay}}$ 为 $1.6 \mu\text{s}$

图3 SiC MOSFET延时关断时的Si IGBT重新导通所形成的电流尖峰

其中, $E_{\text{loss_IGBT}}$ 为 Si IGBT 的损耗; $E_{\text{loss_MOS}}$ 为 SiC MOSFET 的损耗.

$E_{\text{loss_IGBT}}$ 由式(2)构成:

$$E_{\text{loss_IGBT}} = \int_{T_{\text{start_IGBT}}}^{T_{\text{soft_IGBT}}} E_{\text{soft_IGBT}} dt + \int_{T_{\text{start_MOS}}}^{T_{\text{off_IGBT}}} E_{\text{res_IGBT}} dt \quad (2)$$

其中, $E_{\text{soft_IGBT}}$ 为 Si IGBT 的零电压关断损耗; $E_{\text{res_IGBT}}$ 为 Si IGBT 因载流子复合而产生的损耗; $T_{\text{start_IGBT}}$ 为 Si IGBT 关断起始时间; $T_{\text{soft_IGBT}}$ 为 Si IGBT 软关断结束时间; $T_{\text{start_MOS}}$ 为 SiC MOSFET 关断起始时间; $T_{\text{off_IGBT}}$ 为 Si IGBT 内部载流子完全复合结束时间.

$E_{\text{loss_MOS}}$ 由式(3)构成:

$$E_{\text{loss_MOS}} = \int_{T_{\text{start_IGBT}}}^{T_{\text{start_MOS}}} E_{\text{con_MOS}} dt + \int_{T_{\text{start_MOS}}}^{T_{\text{off_MOS}}} E_{\text{hard_MOS}} dt \quad (3)$$

其中, $E_{\text{con_MOS}}$ 为 SiC MOSFET 在 $T_{\text{off_delay}}$ 期间的导通损耗; $E_{\text{hard_MOS}}$ 为 SiC MOSFET 的硬关断损耗; $T_{\text{off_MOS}}$ 为 SiC MOSFET 的关断结束时间.

已知 Si IGBT 漂移区储存少子的数量与其通过的电流大小有关, 电流越大储存的少子数量越多, 完全复合掉所需的时间越长. 当混合开关电流较小时, 如果关断延时短, 延时关断期间 Si IGBT 载流子复合产生的损耗 ($E_{\text{res_IGBT}}$) 会比 SiC MOSFET 的导通损耗 ($E_{\text{con_MOS}}$) 高, 因此需要增加关断延时来降低混合开关的损耗 (E_{off}); 当电流增加时, 延时关断期间 SiC MOSFET 的导通损耗 ($E_{\text{con_MOS}}$) 增加量要远大于 Si IGBT 载流子复合产生的损耗 ($E_{\text{res_IGBT}}$) 的减少量, 这时候又需要减小关断延时来降低 SiC MOSFET 的导通损耗. 因而存在一个最优的关断延时, 此时 Si/SiC 混合开关的 E_{off} 最低.

图4展示了混合开关中 Si IGBT, SiC MOSFET 以及混合开关在图2所示电路不同关断延时的损耗变化, 实验条件为 U_{DC} 为 400 V, 负载电流为 15 A. 从图4可以看出, 随着延时的增加, Si IGBT 的损耗减小, SiC MOSFET 的损耗增加, 2个器件的损耗之和, 即混合开关的关断损耗, 先减小后增加, 在关断延时为 $1.3 \mu\text{s}$ 时混合开关取得最低的损耗. 更多电流所对应的最优关断延时可以通过改变图2中电阻 R 阻值来得到, 图5展示了4种不同电流时混合开关关断损耗随关断延时的变化, 4种电流的最优关断延时可以利用数据处理软件的曲线拟合功能来得到, 结果如表1所示.




图4 Si/SiC混合开关关断损耗随延时的变化




图5 Si/SiC混合开关关断损耗在不同负载电流下随关断延时的变化

表 1 不同工作电流所对应的最优关断延时

工作电流/A	5	8	10	15
最优关断延时/ μs	1.55	1.48	1.45	1.30

3 Si/SiC 混合开关最优门极关断延时在单相全桥逆变器中的应用

单相全桥逆变器由于具有拓扑结构简单、易于控制、转换效率高等优点^[11,12],被广泛应用于电动汽车、新能源发电等装置与领域.成本和转换效率一直是逆变器关注的焦点.相比全 Si IGBT 和全 SiC MOSFET 构成的单相全桥逆变器, Si/SiC 混合开关构成的单相全桥逆变器能够在成本和效率上取得较好的折中^[13].图 6 展示了基于 Si/SiC 混合开关的单相全桥逆变器原理图,四个桥臂上的四组混合开关都由 Si IGBT 和 SiC MOSFET 并联构成, S_1 和 S_4 构成一对桥臂, S_2 和 S_3 构成另外一对桥臂,工作时 S_1, S_4 和 S_2, S_3 互补导通.图 7 展示了两对桥臂的互补驱动电压,每路驱动电压又分别由 Si IGBT 和 SiC MOSFET 的驱动电压合成.




图 6 由 Si/SiC 混合开关构成的单相全桥逆变器电路原理图




图 7 由 Si/SiC 混合开关构成的单相全桥逆变器驱动时序

文献[5]和文献[8]中的基于 Si/SiC 混合开关的直流变换器输出的是单一直流电流,而单相全桥逆变器输出的是连续变化的正弦波电流,因而将最优门极关断延时应用到基于 Si/SiC 混合开关的单相全桥逆变器,需要正弦波电流全局范围的最优门极关断延时,而实验上只测到表 1 所示的几种电流的最优门极关断延时,更多不同电流的最优门极关断延时同样可以利用曲线拟合的方式得到,图 8 展示了拟合效果,拟合得到的计

算式如下:

$$T_{\text{off_delay}} = 1.581 - 0.0008 * I - 0.0012 * I^2 \quad (4)$$




图 8 不同电流的最优延时拟合

搭建了如图 9 所示的单相全桥逆变器实验平台,包括直流电源、示波器、数字信号处理器 (Digital Signal Processor, DSP) 控制板、逆变器电路板、负载电阻、辅助电源等,实验参数如表 2 所示.图 10 示出了基于 Si/SiC 混合开关的单相全桥逆变器的负载电压 u_o 和负载电流 i_o 波形, Si/SiC 混合开关采用图 8 所示的随电流变化的最优门极关断延时,输出电流频率为 50 Hz 正弦工频,有效值为 10.6 A,峰值为 15 A,负载交流电压有效值为 206 V.




图 9 单相全桥逆变器实验平台

表 2 单相全桥逆变器实验参数

参数	数值
输出功率/kW	2
直流电源电压(U_{DC})/V	400
滤波电感(L_1, L_2)/mH	1
滤波电容(C)/ μF	10
调制度	0.85
开关频率/kHz	20
基波频率/Hz	50

采用图 8 所示的随电流变化的关断延时能够从图 10 中混合开关驱动电压 V_{GS} 和 V_{GE} 的放大图看出来,






图 10 基于 Si/SiC 混合开关单相全桥逆变器实验波形

图 11 显示了 6 张不同负载电流时的驱动电压放大图，关断延时由示波器自带的测量功能显示在图片上，以 ΔT 表示，Si IGBT 关断时的负载电流用 A1 表示，在图中都用椭圆形圈出。从 6 张图可以看出，不同负载电流所对应的延时基本都符合图 8 所拟合到的曲线。


采用与电流有关的 Si/SiC 混合开关门极延时可以降低混合开关的关断损耗，提高变换器的转换效率。表 3 对比了 3 种单相全桥逆变器的转换效率：①本文提出的与电流有关的最优门极关断延时控制逆变器；②固定




(d) A1=9.50 A, $\Delta T=1.45 \mu s$




(e) A1=13.50 A, $\Delta T=1.36 \mu s$




(a) A1=3.00 A, $\Delta T=1.56 \mu s$



(f) A1=15.00 A, $\Delta T=1.30 \mu s$



(b) A1=5.00 A, $\Delta T=1.54 \mu s$



(c) A1=8.00 A, $\Delta T=1.48 \mu s$

图 11 不同负载电流所对应的 Si/SiC 混合开关关断延时放大图

门极关断延时控制逆变器；③由全 Si IGBT 构成的逆变器。3 种单相全桥逆变器都采用表 2 所示的实验参数。这里的固定门极关断延时控制，即 V_{GS} 和 V_{GE} 之间的延时，不随工作电流变化，在整个逆变器工作期间采用相同的延时。采用不同固定关断延时的逆变器的转换效率也是不相同的，图 12 展示了不同门极固定关断延时的单




图 12 采用不同固定延时的逆变器转换效率

相全桥逆变器的效率变化,由图可见逆变器在 $1.3 \mu\text{s}$ 的关断延时取得了最高的 96.45% 的转换效率,比本文所提出的最优关断延时控制逆变器的转换效率低了 0.67%。同时由表 3 也可以看出,2 种基于 Si/SiC 混合开关逆变器的转换效率都比全 Si IGBT 逆变器的转换效率高。

表 3 不同类型单相全桥逆变器的转换效率对比

逆变器类型	转换效率/%
随电流变化的最优关断延时	97.12
固定门极关断延时($1.3 \mu\text{s}$)	96.45
全 Si IGBT(IXGH20N120A3)	94.26

4 结束语

本文利用单脉冲电路研究了不同关断延时对 Si/SiC 混合开关关断损耗的影响,结果表明, Si/SiC 混合开关有一个最优的关断延时,此时混合开关取得最低的关断损耗。改变 Si/SiC 混合开关工作电流的大小,结果发现最优关断延时随 Si/SiC 混合开关工作电流的增加而减小。将所得到的不同工作电流下的最优关断延时应用到基于 Si/SiC 混合开关的单相全桥逆变器中,逆变器的转换效率比采用最优固定延时控制的逆变器的转换效率提高了 0.67%。

参考文献

- [1] RAHIMO M, CANALES F, MINAMISAWA R A, et al. Characterization of a silicon IGBT and silicon carbide MOSFET cross-switch hybrid[J]. IEEE Transactions on Power Electronics, 2015, 30(9): 4638-4642.
- [2] NING P Q, YUAN T S, KANG Y H, et al. Review of Si IGBT and SiC MOSFET based on hybrid switch[J]. Chinese Journal of Electrical Engineering, 2019, 5(3): 20-29.
- [3] DESHPANDE A, LUO F. Practical design considerations for a Si IGBT SiC MOSFET hybrid switch: Parasitic interconnect influences, cost, and current ratio optimization[J]. IEEE Transactions on Power Electronics, 2019, 34(1): 724-737.
- [4] LI L, NING P Q, WEN X H, et al. A 1200 V/200 A half-bridge power module based on Si IGBT/SiC MOSFET hybrid switch[J]. CPSS Transactions on Power Electronics and Applications, 2018, 3(4): 292-300.
- [5] WANG J, LI Z J, JIANG X, et al. Gate control optimization of Si/SiC hybrid switch for junction temperature balance and power loss reduction[J]. IEEE Transactions on Power Electronics, 2019, 34(2): 1744-1754.
- [6] LI Z J, WANG J, DENG L F, et al. Active gate delay time control of Si/SiC hybrid switch for junction temperature balance over a wide power range[J]. IEEE Transactions on Power Electronics, 2020, 35(5): 5354-5365.
- [7] LI Z J, WANG J, JI B, et al. Power loss model and device sizing optimization of Si/SiC hybrid switches[J]. IEEE Transactions on Power Electronics, 2020, 35(8): 8512-8523.
- [8] QIN H H, WANG R X, XUN Q, et al. Switching time delay optimization for "SiC+Si" hybrid device in a phase-leg configuration[J]. IEEE Access, 2021, 9: 37542-37556.
- [9] ZHANG Z D, ZHANG L, QIN J C. Optimization of delay time between gate signals for Si/SiC hybrid switch[C]// 2018 IEEE Energy Conversion Congress and Exposition. Portland: IEEE, 2018: 1882-1886.
- [10] PENG Z S, WANG J, LIU Z, et al. Adaptive gate delay-time control of Si/SiC hybrid switch for efficiency improvement in inverters[J]. IEEE Transactions on Power Electronics, 2021, 36(3): 3437-3449.
- [11] 王强, 王有政, 王天施, 等. 高效率单相全桥零电流开关谐振极逆变器[J]. 电子学报, 2021, 49(4): 788-791. WANG Q, WANG Y Z, WANG T S, et al. High-efficiency single-phase full-bridge zero-current switching resonant pole inverter[J]. Acta Electronica Sinica, 2021, 49(4): 788-791. (in Chinese)
- [12] 倪雨, 李成松, 沈艳. 基于最优负载瞬态特性的单相全桥逆变器解耦设计[J]. 电子学报, 2017, 45(4): 950-958. NI Y, LI C S, SHEN Y. Decoupling design of single-phase full-bridge low-frequency inverter based on optimal load dynamic performance[J]. Acta Electronica Sinica, 2017, 45(4): 950-958. (in Chinese)
- [13] HE J B, KATEBI R, WEISE N. A current-dependent switching strategy for Si/SiC hybrid switch-based power converters[J]. IEEE Transactions on Industrial Electronics, 2017, 64(10): 8344-8352.

作者简介



周郁明 男, 1971 年 5 月出生, 湖北武汉人. 安徽工业大学电气与信息工程学院教授, 硕士生导师. 主要研究方向为新型半导体功率器件的设计及应用.

E-mail: ymzhou@ahut.edu.cn



穆世路 男, 1996 年 11 月出生, 安徽宿州人. 安徽工业大学电气与信息工程学院硕士研究生. 主要研究方向为宽禁带功率半导体器件的建模及应用.

E-mail: 1964007396@qq.com