

一种基于相位误差校正技术的快速启动晶体振荡器

王子轩^{1,2}, 王山虎^{1,2}, 王鑫^{1,2}, 姚佳飞^{1,2}, 张珺^{1,2}, 胡善文^{1,2}, 蔡志匡^{1,2}, 郭宇锋^{1,2*}

(1. 南京邮电大学集成电路科学与工程学院, 江苏南京 210023;

2. 南京邮电大学射频与微组装技术国家地方联合工程实验室, 江苏南京 210023)

摘要: 随着超低功耗(Ultra-Low Power, ULP)物联网(Internet of Things, IoT)系统的发展,采用能量注入技术的快速启动晶体振荡器因对IoT系统功耗影响巨大而逐渐成为研究热点. 能量注入技术可以显著降低晶体振荡器的启动时间和启动能量,但是对注入源的精度要求苛刻. 为了扩大注入频偏容限以及实现高注入效率,本文提出了一种基于延迟锁定环的相位误差校正技术. 该技术将注入频偏容限扩大到2%,启动过程的非注入持续时间仅为4个周期,实现了高效注入. 本文所述晶体振荡器采用40 nm CMOS工艺设计并流片. 在1.0 V电源电压下采用24 MHz晶体进行测试,当注入频偏高达2%时,实现了7.2 μ s的启动时间,启动能量为5.1 nJ. 相比同频偏下的传统注入方案,启动时间缩短了99.66%.

关键词: 相位误差校正; 晶体振荡器; 快速启动; 延迟锁定环; 能量注入

基金项目: 国家自然科学基金(No.U22B2024, No.61974073); 江苏省自然科学基金(No.BK20221271)

中图分类号: TP333

文献标识码: A

文章编号: 0372-2112(2024)04-1182-07

电子学报 URL: <http://www.ejournal.org.cn>

DOI: 10.12263/DZXB.20230912

A Fast Startup Crystal Oscillator Based on Phase-Error Correction Technique

WANG Zi-xuan^{1,2}, WANG Shan-hu^{1,2}, WANG Xin^{1,2}, YAO Jia-fei^{1,2}, ZHANG Jun^{1,2},
HU Shan-wen^{1,2}, CAI Zhi-kuang^{1,2}, GUO Yu-feng^{1,2*}

(1. College of Integrated Circuit Science and Engineering, Nanjing University of Posts and Telecommunications,
Nanjing, Jiangsu 210023, China;

2. National and Local Joint Engineering Laboratory of RF Integration and Micro-assembly Technology, Nanjing University of Posts and
Telecommunications, Nanjing, Jiangsu 210023, China)

Abstract: With the development of ultra-low power (ULP) Internet of Things (IoT) systems, fast startup crystal oscillators with energy injection techniques have gained popularity due to their significant impact on the power consumption of IoT systems. Energy injection technology can significantly reduce the startup time and startup energy of the crystal oscillator but imposes strict restrictions on the accuracy of the injection source. To enlarge the injection frequency-mismatch tolerance and achieve high-efficiency injection, this work presents a delay locked-loop assisted phase-error correction technique. The injection frequency-mismatch tolerance is enlarged to 2%, and the non-injection duration of the start-up is only 4 cycles, achieving high injection efficiency. The proposed crystal oscillator is designed and fabricated in a 40 nm CMOS process. The prototype is tested with a 24 MHz crystal under 1.0 V supply. It achieves 7.2 μ s startup time and consumes 5.1 nJ startup energy under 2%-injection-frequency-mismatch injection. Compared to the traditional injection with 2% injection frequency mismatch, this work achieves a startup time shorted by 99.66%.

Key words: phase-error correction; crystal oscillator; fast startup; delay-locked loop; energy injection

Foundation Item(s): National Natural Science Foundation of China (No.U22B2024, No.61974073); Natural Science Foundation of Jiangsu (No.BK20221271)

1 引言

随着各种无线通信方式的迅速普及, ULP IoT 系统的应用得到了极大的推动, 例如 IoT^[1-3]、无线传感节点^[4]、能量收集系统^[5]等. 而大多数的 IoT 节点都是由内部电池供电, 为了延长电池的寿命以减少更换电池的次数, IoT 系统通常采用占空比的工作模式. 只有当系统需要收发或处理数据时, 系统中的射频、处理器等高功耗模块才被唤醒. 这些模块在工作期间会产生大量功耗, 但在休眠期间功耗很低. 石英晶体具有极高的品质因子, 通常用来为系统中的射频、处理器等模块提供精准稳定的时钟. 然而如果没有任何加速启动技术, 石英晶体的高品质因子会导致 MHz 晶体振荡器的启动时间长达几毫秒^[6-8], 但是很多 IoT 通信数据包的间隔时间很短, 例如低功耗蓝牙系统数据包的通信间隔可短至 128 μs . 因此, 晶体振荡器毫秒级别的启动时间会造成整个 IoT 系统的迟滞, 并直接影响系统的启动时间和启动能量.

能量注入技术可以显著降低晶体振荡器的启动时间和启动能量, 因而成为近年来的研究热点. 但是该项技术对注入频率的精度提出了严格的要求, 只有当注入频率和晶体本振频率之间的频偏小于 0.5% 时, 传统注入方案才能实现有效能量注入^[9]. 文献[9]提出一种抖动注入 (Dithering Injection, DI) 技术, 利用抖动注入技术实现 2% 的频偏容限, 但仅部分能量被晶体吸收. 阻抗引导啁啾注入 (Impedance Guided Chirp Injection, IGIC)^[10]将啁啾注入与频率搜索相结合, 进一步扩大频偏容限, 但大部分注入时间 (约 880 个周期) 均用于低效啁啾注入. 因此, 抖动注入和啁啾注入启动时间的减少受制于低效注入. 两步注入 (Two-Step Injection, TSI)^[11]采用锁相环将频偏校准到 0.002% 以内, 但频率校准过程需要 324 个非注入周期. 二分搜索辅助两步注入 (BI-assisted TSI)^[12]采用二分搜索算法将频偏容限放宽到 0.05%, 并将校准过程缩短到 48 个周期, 但仍需要数十个非注入周期来对频偏校正. 同步信号注入 (Synchronized Signal Injection, SSI)^[13]和自动相位误差校正 (Automatic Phase-Error Correction, APEC)^[14]通过相位误差 ($\Delta\varphi$) 校正技术进行能量注入, 实现快速启动和 1% 的注入频偏容限. SSI 技术在几个注入周期后重新调整注入阶段进行相位误差校正. 然而, 周期性的调整依赖人工校准, 并且每次校正需要占用约 6 个非注入周期, 使注入效率大打折扣. APEC 技术不需要手动校准不同的频偏, 但它需要使用 GHz 的高频环形振荡器 (Ring Oscillator, RO). 此外, 它必须通过晶体的一端长期监测相位误差, 并等待相位误差超过 45° 后切换相位. 单端注入方式和等待相位误差累积的过程使注入效率较低.

为了实现较大的注入频偏容限和高效的能量注

入, 本文提出了一种基于相位误差校正技术的快速启动晶体振荡器. 这项技术利用差分方法来提取相位误差, 将频偏容限扩大到 2%. 相位校正过程采用基于延迟锁定环 (Delay-Locked Loop, DLL) 的相位误差校正技术, 只占用 4 个非注入周期. 在 2% 的频偏下晶体振荡器只需 7.2 μs (约 173 个周期) 即可完成启动, 相比同频偏下的传统注入方案, 启动时间缩短了 297 倍. 采用 40 nm CMOS 工艺设计并验证了本文方案的可行性.

2 基于延迟锁定环的相位误差校正技术

能量注入技术通过迅速增加初始运动电流从而显著降低启动时间. 但是, 注入源的精度严重限制了注入的有效时间^[15]. 由于频偏的存在, 注入过程中, 频偏会导致相位误差的累积; 并且频偏越大, 相位误差累积的速度越快, 能够实现的加速启动效果十分有限. 当相位误差积累到大于 90° 时, 晶体的共振甚至会受到抑制^[14]. 不同频偏下的电感电流包络图如图 1 所示, 对于不同频偏的注入, 晶体存在最大电感电流 i_M . 例如频偏在 0.5% 时的最大电感电流 i_M 为 130 μA . 随着相位误差的增大, i_M 包络的增速明显减小.




图1 不同注入频偏下的电感电流包络图

文献[14]提出, 当 $\Delta\varphi \leq 45^\circ$ 时, i_M 包络线性增大; 当 $\Delta\varphi > 45^\circ$ 时, i_M 包络线性变缓; 而当 $\Delta\varphi \geq 90^\circ$ 时, 注入甚至会抑制晶体的共振. 相位误差校正技术采用单端注入的方式对晶体一端进行注入, 另一端用于提取相位误差信息. 当 $\Delta\varphi > 45^\circ$ 时, 相位误差通过切换正确的信号进行清除, 从而保证 i_M 的线性增长. 但单端注入使注入效率大打折扣, 且等待相位误差超过 45° 的方式具有局限性.

快速启动晶振示意图如图 2 所示. 启动过程分为注入阶段和相位校正阶段. 在注入阶段, DLL 产生注入时钟, 两个注入时钟 INJ+ 和 INJ- 通过晶体的两个端口传递能量, 实现高效的能量注入. 相位误差校正技术示意图如图 3 所示. 在相位校正阶段, 暂停注入并对 XI 与




图2 快速启动晶振示意图

XO 信号进行比较,比较结果的高电位中点对应于 XO 的峰值点,XI 与 XO 互为差分信号,它们之间的峰值点相差 180° 。而峰值点与注入信号的上升沿之间的时间差 Δt 包含相位误差信息 ($\Delta\phi = \Delta t \cdot 2\pi \cdot F_{INJ}$), F_{INJ} 为注入时钟频率。通过峰值检测迅速提取相位误差并进行计算,得到相位误差累积到 45° 时的注入时间。然后,根据计算得到的注入时间切换 DLL 的输出相位以校正相位

误差。




图3 相位误差校正技术示意图

3 电路设计

3.1 总体电路设计

基于相位误差校正技术的快速启动晶体振荡器整体框图如图4所示,其中包括快速启动模块和稳态振荡模块。快速启动模块只在晶体振荡器的启动阶段短暂工作,包括环形振荡器、延迟锁定环、动态比较器、电平移位器和数字控制器。稳态振荡模块由一个稳态放大器和负载电容 C_L 构成。




图4 快速启动晶体振荡器电路整体框图

EN_{INJ} 为控制能量注入的使能信号,当 EN_{INJ} 置 1 时,快速启动模块工作,DLL 对晶体两端进行能量注入。RO 为 DLL 提供一个 480 MHz 的信号作为参考信号,DLL 对该信号进行分频操作,分频后的 24 MHz 信号送入 DLL 进行延迟锁定,经过压控延迟线后的 Phase[360:0] 信号与 Phase[0] 信号相差一个周期,从而将 24 MHz 信号的一个周期等分为 360 份,分辨率为 1° 。RO 为动态比较器提供一个 480 MHz 的高频时钟,保证了动态比较器的高刷新率。电平移位器 (Level Shift, LS) 通过改变晶体两端信号的共模电平使其相交,方便动态比较器 DCMP 进行比较。比较结果 $DCMP_{OUT}$ 中包含相位误差信息,将其输出给数字控制器 (Digital Controller, DC),DC 根据当前相位误差情况选择 DLL 中压控延迟线 360 个相位的其中两个差分信号作为晶体两端的注入信号。注入结束后, EN_{INJ} 置 0,稳态放大器维持晶体振荡,快速启动

模块停止工作,晶振进入稳态振荡阶段。

3.2 延迟锁定环电路设计

本文提出一种频率切换的可切割型快速启动延迟锁定环,如图5所示。该电路具有低功耗、锁定周期短,多相位输出的特点。RO 和 DLL_{CTRL} 为压控延迟线提供参考时钟。RO 的频率为 480 MHz,采用电流饥饿型结构。 DLL_{CTRL} 为数字模块,可对 480 MHz 信号分频并输出 20 个相位差一致的 24 MHz 信号。所有压控延迟线的控制电压均为电荷泵 (Charge Pump, CP) 的输出电压 VC,延迟单元采用反相器结构以节省功耗。MUX 电路对鉴相器 (Phase Detection, PD) 的输入信号进行选择,实现不同频率的工作模式。PD 采用两个 SR 锁存器的结构。该 DLL 在不同频率下共用同一个 PD 和 CP。在 480 MHz 的情况下工作时,DLL 采用一条压控延迟线进行延迟锁定,而在 24 MHz 频率下工作的时候则采用 20 条压控




图5 可切割型快速启动延迟锁定环电路图

延迟线. 不同频率工作模式下的压控延迟线所采用的延迟单元以及延迟单元的个数是一致的. 当频率切换时, 每条压控延迟线的延迟时间几乎一致. 当快速启动模块工作时, 只选择其中一条压控延迟线中的相位作为注入时钟, 剩余压控延迟线通过控制信号关闭, 减少电路工作时的功耗.

DLL的工作时序图如图6所示, 在开始工作时, EN_{480M} 置1, RO为DLL提供480 MHz的参考信号, 整个DLL在高频下工作, 其锁定时间大大缩短. 为了进一步加速DLL的锁定, PD中采用了防错锁结构, 在接近防错锁电路的死区后PD正常工作. 在480 MHz的情况下DLL只用一条压控延迟线进行工作, 此时PD的输入信号分别为 REF_{480M} 和 $VCDL_{480M}$. PD将鉴相结果转为两个脉冲信号UP和DN, CP根据PD的输出结果对电容进行充放电, 将VC电压提供给DLL的21条压控延迟线. 100个周期后切换为24 MHz信号. 此时DLL已接近锁定状态, 可以对晶体振荡器进行有效的能量注入. EN_{480M} 先置0使PD的输出重置, 之后 EN_{24M} 置1, DLL工作在24 MHz的频率下. RO提供的480 MHz信号经过 DLL_{CTRL} 分频后生成20个相位信号作为压控延迟线的参考信号. PD对压控延迟线上的Phase[0]和Phase[360]两个相位进行鉴相, 将鉴相结果提供给CP, CP细调控制电压VC对压控延迟线进行细锁. 至此, DLL锁定完成, 将24 MHz信号分为360个相位.





图6 延迟锁定环工作时序图

3.3 动态比较器电路设计


动态比较器采用轨对轨输入的多级运放结构. 该结构的比较器允许较大的共模输入范围, 增益较大, 失调电压较小. 动态比较器包括两级运算放大器, 第一级放大器如图7(a)所示, 该放大器的负载采用交叉耦合的方式, 可以有效提高比较器的速度. 输入端连接到PMOS管和NMOS管的栅极, 目的是实现更大的共模范围. 第二级放大器如图7(b)所示, 采用一个简单的五管OTA结构, 实现单端输出的作用. CLK信号由RO提供, 频率为480 MHz, 保证了动态比较器的高刷新率, 实时输出比较结果.

3.4 能量注入过程分析

能量注入示意图如图8所示. DLL锁定后, DC从DLL的压控延迟线中选择两条相位相反的信号为晶体注入能量. 理想情况下, 注入时间是相位误差从0累积到 45° 的持续时间, 但是由于第1次注入的初始条件未知, 如果频偏远小于2%, 累积的相位误差远小于 45° , 则计算的时间精度较低, 所以需要再次注入并计算注入时间. 根据频偏容限将第1次的注入时间设定为14个周期, 此时 EN_{INJ} 置1. 在第1次注入结束后, EN_{INJ} 置0, 进行第1次相位校正. LS将XI与XO信号的共模电平移位处理后送入动态比较器. DC根据动态比较器的输出结果 $DCMP_{OUT}$ 以及注入信号提取出晶体振荡波形的峰值与注入信号的上升沿之间的时间差. DC通过提取的时间差计算出相位误差累积到 45° 时所需要的注入周期数, 之后由DLL切换相位以校正相位误差. 相位误差校正后进行第2次注入, EN_{INJ} 置1. 当相位误差累计到 45° 后 EN_{INJ} 置0, 进行第2次相位校正. DC精确计算出相位误差累积到 45° 所需要的注入周期. 此后, 当注入间隔和计算时间相等时, 由DLL自动进行相位切换, 实现高效的能量注入. 注入结束后, EN_{INJ} 置0, 快速启动模块停止工作, 稳态放大器接在晶体两端, 维持晶



(a) 第一级运算放大器



(b) 第二级运算放大器

图7 动态比较器电路图




图8 能量注入示意图

体的振荡.

4 实验结果

本文在 40 nm CMOS 工艺平台下设计了一款基于相位误差校正技术的快速启动晶体振荡器. 芯片显微照片如图 9 所示, 芯片总面积为 0.195 mm², 负载电容 6 pF, 为片外电容, 焊接在 PCB 测试板上.

测试采用自动相位误差校正注入方案, 电源电压设置为 1V, 注入频偏为 2%. 通过示波器触发使能信号控制芯片工作, 观测晶体两端注入情况. 本文所述晶体振荡器瞬态测试结果如图 10(a)所示. 第一次注入时间约为 0.6 μs, 第二次注入时间约为 0.2 μs, 两次相位校正过程共占用约 0.2 μs, 在第三次注入过程中, 延迟锁定






图9 芯片显微照片

环每过 4 个周期切换一次相位. 基于相位误差校正技术的快速启动晶体振荡器的启动时间为 7.2 μs, 此时晶体两端波形已达到稳态幅度, 相比图 10(b)所示的传统注入方案的启动时间 2.14 ms 降低了 99.66%.



(a) 基于相位误差校正技术的快速启动晶体振荡器瞬态测试图



(b) 基于传统注入技术的快速启动晶体振荡器瞬态测试图

图10 注入频偏为 2% 时的瞬态测试图

在不同的电源电压下对晶体振荡器的启动时间进行测试, 测试结果如图 11 所示. 当电源电压为 0.9 V 时, 启动时间最小值为 6.74 μs (注入频偏 0.25%), 启动时间最大值为 7.32 μs (注入频偏 2%); 当电源电压为 1.0 V 时, 启动时间最小值为 6.65 μs (注入频偏 0.25%), 启动时间最大值为 7.2 μs (注入频偏 2%); 当电源电压为 1.1 V 时, 启动时间最小值为 6.59 μs (注入频偏 0.25%), 启动时间最大值为 7.01 μs (注入频偏 2%). 随着电源电压的增加, 晶体振荡器的启动时间不断减小, 启动时间在注入频偏 (0.25%~2.00%) 或电源电压 (0.9~1.1 V) 变化下分别变化 ±4.1% 和 ±2.2%. 当注入频偏为 2.00%、电源电压为 1.0 V 时, 不同温度下晶体振荡器的启动时间如图 12 所示, 当温度为 -40°C 时, 启动时间为 6.98 μs; 当




图 11 不同电源电压下的启动时间




图 12 注入频偏为 2% 时不同温度下的启动时间

温度为 85 °C 时,启动时间为 7.44 μs. 在不同的温度变化下,晶体振荡器的启动时间的变化为±3.2%. 可以看出,对于不同的温度以及电源电压,基于延迟锁定环的相位误差校正技术依然可以保证能量的高效注入,并表现出

较好的鲁棒性. 表 1 给出了本文晶体振荡器与其他文献中晶体振荡器的性能对比,在实现大注入频偏容限的同时,本文提出的基于相位误差校正技术的快速启动晶体振荡器依旧可以实现高效注入以及最短的启动时间.

表 1 性能比较

指标	ISSCC '16 ^[9]	JSSC '22 ^[10]	ISSCC '19 ^[11]	ISSCC '19 ^[13]	ISSCC '23 ^[14]	本文
工艺/nm	65	22	65	55	40	40
电源电压/V	1.68	1	1	1.2	1	1
频率/MHz	24	12 38.4	54	32	16	24
负载电容/pF	6 9	3.75	6	6 9	6	6
稳态功耗/μW	393 693	450 800	198	N/A	84	88
启动能量/nJ	N/A	180.5 45.6	34.9	20.2 44.2	9.2	5.1
启动时间/μs	64 435	340 58	19	23 32	17.5	7.2
频偏容限	2%	0.4%	0.002%	1%	1%	2%
温度/°C	-40~90	N/A	-40~85	-40~140	-20~85	-40~85
面积/mm ²	0.08	0.144	0.069	0.084	0.05	0.195

5 总结

本文介绍了一种基于延迟锁定环的相位误差校正技术. 该技术通过检测相位误差和延迟锁定环来自动校相,为晶体振荡器两端持续注入能量,提高了注入频偏上限并解决了双端注入时的盲目性问题. 经流片测试验证,本文提出的基于相位误差校正技术的快速启动晶体振荡器在 2% 的注入频偏下实现了 7.2 μs 的启动时间,极大地降低了晶体振荡器的启动时间并对注入频偏具有较高的容忍度.

参考文献

[1] JURGO M, NAVICKAS R. Structure of all-digital frequency synthesiser for IoT and IoV applications[J]. Electronics, 2019, 8(1): 29.
 [2] HAAPALA T, LISCIDINI A, HALONEN K. Temperature compensation of crystal references in NB-IoT modems[J]. IEEE Transactions on Circuits and Systems I, 2020, 67(7):

2467-2480.

[3] LIU Y H, BACHMANN C, WANG X Y, et al. A 3.7mW-RX 4.4mW-TX fully integrated bluetooth low-energy/IEEE 802.15.4/proprietary SoC with an ADPLL-based fast frequency offset compensation in 40nm CMOS[C]//2015 IEEE International Solid-State Circuits Conference. Piscataway: IEEE, 2015: 1-3.
 [4] CHOW E, CHAKRABORTY S, IRAZOQUI P. Distributed zero-forcing amplify-and-forward beamforming for WSN operation in interfered and highly scattered environments[J]. IEEE Transactions on Communications, 2020, 68(2): 1187-1199.
 [5] MORSI R, JAMALI V, HAGELAUER A. et al. Conditional capacity and transmit signal design for SWIPT systems with multiple nonlinear energy harvesting receivers[J]. IEEE Transactions on Communications, 2020, 68(1): 582-601.
 [6] CHANG Y, LEETE J, ZHOU Z, et al. A differential digitally controlled crystal oscillator with a 14-bit tuning resolution and sine wave outputs for cellular applications[J].

- IEEE Journal of Solid-State Circuits, 2012, 47(2): 421-434.
- [7] LIN J C. A low-phase-noise 0.004ppm/step DCXO with guaranteed monotonicity in 90nm CMOS[C]//2005 IEEE International Solid-State Circuits Conference. Piscataway: IEEE, 2005: 2726-2734.
- [8] FARAHVASH S, QUEK C, MAK M. A Temperature-compensated digitally-controlled crystal pierce oscillator for wireless applications[C]//2008 IEEE International Solid-state Circuits Conference. Piscataway: IEEE, 2008: 352-619.
- [9] GRIFFITH D, MURDOCK, RØINE P J T. A 24MHz crystal oscillator with robust fast start-up using dithered injection[C]//2016 IEEE International Solid-State Circuits Conference. Piscataway: IEEE, 2016: 104-105.
- [10] LUO H, KUNDU S, HUUSARI T, et al. A fast startup crystal oscillator using impedance guided chirp injection in 22 nm FinFET CMOS[J]. IEEE Journal of Solid-State Circuits, 2022, 57(3): 688-697.
- [11] MEGAWER K M, PAL N, ELKHOLY A, et al. A fast startup CMOS Crystal oscillator using two-step injection in[J]. IEEE Journal of Solid-State Circuits, 2019, 54(12): 3257-3268.
- [12] LI H H, LEI K M, MARTINS R P, et al. A 12-/13.56-MHz crystal oscillator with binary-search-assisted two-step injection achieving 5.0-nJ startup energy and 45.8- μ s startup time[J]. IEEE Journal of Solid-State Circuits, 2024, 59(2): 464-475.
- [13] VERHOEF B, PRUMMEL J, KRUISEKAMP W, et al. 18.6 A 32MHz crystal oscillator with fast start-up using synchronized signal injection[C]//2019 IEEE International Solid-State Circuits Conference (ISSCC). Piscataway: IEEE, 2019: 304-305.
- [14] CAI Z K, WANG X, WANG Z X, et al. 3.7 A 16MHz XO with 17.5 μ s startup time under 104ppm- Δ F injection using automatic phase-error correction technique[C]//2023 IEEE International Solid-State Circuits Conference (ISSCC). Piscataway: IEEE, 2023: 2-4.
- [15] IGUCHI S, FUKETA H, SAKURAI T, et al. Variation-tolerant quick-start-up CMOS crystal oscillator with chirp injection and negative resistance booster[J]. IEEE Journal of Solid-State Circuits, 2016, 51(2): 496-508.

作者简介



王子轩 男, 1982年11月出生于江苏省徐州市. 2014年于东南大学电子与工程学院获工学博士学位. 现任南京邮电大学集成电路科学与工程学院副教授、硕士生导师. 主要研究方向为高能效率集成电路设计. 中国电子学会会员编号: E190015658M.
E-mail: wangzixuan@njupt.edu.cn



王山虎 男, 1999年9月出生于河南省漯河市. 2022年进入南京邮电大学集成电路科学与工程学院攻读硕士学位. 主要研究方向为数模混合电路设计.
E-mail: 1022223626@njupt.edu.cn



王鑫 男, 1998年10月出生于江苏省泰州市. 2021年进入南京邮电大学集成电路科学与工程学院攻读硕士学位. 主要研究方向为数模混合电路设计.
E-mail: 1021021003@njupt.edu.cn



姚佳飞 男, 1988年2月出生于江苏省常熟市. 2016年于南京邮电大学获微电子学与固体电子学专业博士学位. 现任南京邮电大学集成电路科学与工程学院副教授、硕士生导师. 主要研究方向为新型功率与射频微电子器件及其集成电路的设计、建模与封装技术. 中国电子学会会员编号: E190016854M.
E-mail: jfyao@njupt.edu.cn



张珺 男, 1991年1月出生于江苏省南京市. 2018年于南京邮电大学获微电子学与固体电子学专业博士学位. 现任南京邮电大学集成电路科学与工程学院教授、硕士生导师. 主要研究方向为有机功率半导体器件、新型功率半导体器件与结终端技术、功率集成技术.
E-mail: zhangjun1991@njupt.edu.cn



胡善文 男, 1985年9月出生于安徽省安庆市. 2014年于东南大学获电子科学与技术专业博士学位. 现任南京邮电大学集成电路科学与工程学院副教授、硕士生导师. 主要研究方向为新型射频无源器件的仿真与设计、射频前端集成电路的设计及毫米波前端集成电路的设计.
E-mail: shanwenh@njupt.edu.cn



蔡志匡 男, 1983年7月出生于江苏省连云港市. 2014年于东南大学电子与工程学院获工学博士学位. 现任南京邮电大学集成电路科学与工程学院教授、博士生导师. 主要研究方向为低功耗集成电路设计与测试. 中国电子学会会员编号: E190019695M.
E-mail: whczk@njupt.edu.cn



郭宇锋 男, 1974年5月出生于河南省洛阳市. 2005年于电子科技大学获微电子学专业博士学位. 现任南京邮电大学集成电路科学与工程学院教授、博士生导师. 主要研究方向为新型微电子器件、集成电路设计、无线能量和信息协同传输.
E-mail: yfguo@njupt.edu.cn