您当前的位置:
首页 >
文章列表页 >
基于负电容电路的高速列总线读出方法
学术论文 | 更新时间:2025-07-24
    • 基于负电容电路的高速列总线读出方法

    • High-Speed Column Bus Readout Method Based on Negative Capacitance Circuit

    • 许睿明 ,郭仲杰 ,刘绥阳 ,余宁梅
    • 电子学报 2025年53卷第4期 页码:1192-1200
    • DOI: 10.12263/DZXB.20240948     

      中图分类号:
    • 修回:2025-04-17 ,

    移动端阅览

  •  
  •  
  • HTML全文

  • 图( 21 ) 表( 1 )

  • 参考文献

  • 出版信息

  • 数据统计

论文导航
icon
试读结束,您可以激活您的VIP账号继续阅读。
去激活 >
icon
试读结束,您可以通过登录账户,到个人中心,购买VIP会员阅读全文。
已是VIP会员?
去登录 >

69

浏览量

123

下载量

0

CSCD

文章被引用时,请邮件提醒。
提交
工具集
  • BibTeX下载
  • Endnote下载
  • RefMan 下载
  • NoteExpress下载
  • NoteFirst下载

相关文章

面向超大面阵CMOS图像传感器的列总线自加速建立方法研究
应用于超大面阵高速图像传感器的双反馈环路列级缓冲技术研究
基于粗细量化并行与TDC混合的CMOS图像传感器列级ADC设计方法
知识增强的区域关联图像解说生成方法
端网协同传输技术演进与思考

相关作者

余宁梅
刘绥阳
郭仲杰
许睿明
苏昌勖
李晨
许睿明
余宁梅

相关机构

西安理工大学自动化与信息工程学院
西安理工大学自动化与信息工程学院