您当前的位置:
首页 >
文章列表页 >
一种基于自偏置技术的低功耗低抖动SerDes时钟源锁相环设计
学术论文 | 更新时间:2026-07-30
    • 一种基于自偏置技术的低功耗低抖动SerDes时钟源锁相环设计

    • Design of a Self-Biased Low-Jitter Low-Power Phase-Locked Loop for SerDes

    • 孙欣茁 ,林长龙 ,丁健平 ,赵毅强 ,李尧
    • 电子学报 2026年54卷第4期 页码:1872-1884
    • DOI: 10.12263/DZXB.20250707     

      中图分类号:
    • 录用:2026-04-01 ,

    移动端阅览

  •  
  •  
  • HTML全文

  • 图( 24 ) 表( 2 )

  • 参考文献

  • 出版信息

  • 数据统计

论文导航
icon
试读结束,您可以激活您的VIP账号继续阅读。
去激活 >
icon
试读结束,您可以通过登录账户,到个人中心,购买VIP会员阅读全文。
已是VIP会员?
去登录 >

77

浏览量

88

下载量

0

CSCD

文章被引用时,请邮件提醒。
提交
工具集
  • BibTeX下载
  • Endnote下载
  • RefMan 下载
  • NoteExpress下载
  • NoteFirst下载

相关文章

一种用于片上时钟系统的单粒子不敏感振荡器
一个自调谐,自适应的1.9GHz分数/整数频率综合器
面向扇出型晶圆级封装的芯片间RDL布线算法
一种加载介质钉层的宽角低扫描损耗毫米波双极化相控阵
TF-PEFT:面向脑电基础模型的时频双流参数高效微调框架

相关作者

丁健平
刘胜
郭阳
袁珩洲
桑浩
陈小文
徐炜遐
桑浩

相关机构

国防科技大学计算机学院
国防科技大学先进微处理器芯片与系统重点实验室
清华大学电子工程系
清华大学深圳研究生院
清华大学微电子所