您当前的位置:
首页 >
文章列表页 >
基于逐级位宽递增优化的高效流水线CORDIC硬件设计
更新时间:2026-10-13
    • 基于逐级位宽递增优化的高效流水线CORDIC硬件设计

    • Efficient Pipelined CORDIC Hardware Design Based on Stepwise Word-Length Increment Optimization

    • 马昕 ,刘胜 ,吴振宇 ,常俊胜 ,原博
    • 电子学报 2026年 页码:1-14
    • DOI: 10.12263/DZXB.20260320     

      中图分类号:
    • 录用:2026-08-30 ,

    移动端阅览

  •  
  •  
  • HTML全文

  • 图( 11 ) 表( 8 )

  • 参考文献

  • 出版信息

  • 数据统计

论文导航
icon
试读结束,您可以激活您的VIP账号继续阅读。
去激活 >
icon
试读结束,您可以通过登录账户,到个人中心,购买VIP会员阅读全文。
已是VIP会员?
去登录 >

64

浏览量

60

下载量

0

CSCD

文章被引用时,请邮件提醒。
提交
工具集
  • BibTeX下载
  • Endnote下载
  • RefMan 下载
  • NoteExpress下载
  • NoteFirst下载

相关文章

一种有效缩减AES算法S盒面积的组合逻辑优化设计
基于PSGA算法的ISFPRM电路面积与功耗优化
基于Pareto支配的MPRM电路面积与可靠性优化
MDW:最小双权差分特征搜索模型
端网协同传输技术演进与思考

相关作者

王 沁
梁 静
齐 悦
BR
黄祖兰
叶以正
汪鹏君
汪迪生

相关机构

(北京科技大学信息工程学院,)
哈尔滨工业大学微电子中心
宁波大学电路与系统研究所
井冈山大学电子与信息工程学院
同济大学软件学院