12.5Gb/s 0.18μmCMOS时钟与数据恢复电路设计

您当前的位置：

首页 >

文章列表页 >

12.5Gb/s 0.18μmCMOS时钟与数据恢复电路设计

科研通信 | 更新时间：2025-07-16

上一篇|下一篇

- 12.5Gb/s 0.18μmCMOS时钟与数据恢复电路设计
- Design of 12.5Gb/s 0.18μm CMOS Clock and Data Recovery Circuit
- 潘敏，冯军，杨婧，杨林成
- 电子学报 2014年42卷第8期页码：1630-1635
- 作者机构：
  1. 东南大学射频与光电集成电路研究所,江苏,南京,210096
  2. 合肥工业大学计算机与信息学院,安徽,合肥,230001
- 作者简介：
- 基金信息：
  国家863高技术研究发展计划 (No.2011AA10305）
- DOI： 10.3969/j.issn.0372-2112.2014.08.027
  中图分类号：
- 稿件说明：
移动端阅览
DOI：
DOI：

HTML全文
参考文献
出版信息
数据统计

摘要

Abstract

关键词

Keywords

references

60

浏览量

37

下载量

1

CSCD

文章被引用时，请邮件提醒。

提交

工具集

BibTeX下载
Endnote下载
RefMan 下载
NoteExpress下载
NoteFirst下载

关联资源

相关文章

基于DD域LFM脉冲信号嵌入的OTFS通感一体化波形设计

基于全局初检与局部列表精检的OTFS两阶段检测方法

基于慢波微同轴的紧凑型开关线式真时延单元

基于多维DHS的AFDM卫星通信隐蔽波形

基于梯度优化的AFDM-ISAC波形高精度感知算法

相关作者

暂无数据

相关机构

暂无数据