您当前的位置：
首页 >
文章列表页 >
基于Pareto支配的MPRM电路面积与可靠性优化
基于Pareto支配的MPRM电路面积与可靠性优化
Pareto Dominance Based Area and Reliability Optimization of MPRM Circuits
- 电子学报 2016年44卷第11期 页码：2653-2659
DOI： 10.3969/j.issn.0372-2112.2016.11.013
移动端阅览
HTML全文
参考文献
出版信息
数据统计
236
浏览量
539
下载量
6
CSCD
文章被引用时，请邮件提醒。
提交
工具集
- BibTeX下载
- Endnote下载
- RefMan 下载
- NoteExpress下载
- NoteFirst下载
相关文章
基于动态分解和角度惩罚距离的高维多目标进化算法
基于逐级位宽递增优化的高效流水线CORDIC硬件设计
一种有效缩减AES算法S盒面积的组合逻辑优化设计
多个体参与交叉的Pareto多目标遗传算法
基于PSGA算法的ISFPRM电路面积与功耗优化
相关作者
姚敏立
张峰干
王旭健
原博
常俊胜
吴振宇
刘胜
马昕
相关机构
火箭军工程大学
先进微处理器芯片与系统重点实验室（国防科技大学）
国防科技大学计算机学院
（北京科技大学信息工程学院，）
上海交通大学电子工程系上海
