您当前的位置：
首页 >
文章列表页 >
Gzip压缩的硬件加速电路设计
Gzip压缩的硬件加速电路设计
Hardware-Accelerated Circuit Design for Gzip Compression
- 电子学报 2017年45卷第3期 页码：540-545
DOI： 10.3969/j.issn.0372-2112.2017.03.005
移动端阅览
HTML全文
参考文献
出版信息
数据统计
553
浏览量
756
下载量
0
CSCD
文章被引用时，请邮件提醒。
提交
工具集
- BibTeX下载
- Endnote下载
- RefMan 下载
- NoteExpress下载
- NoteFirst下载
相关文章
基于动态频段检测的多频同步系统设计与实现
基于非一般类算子融合方法及硬件架构设计
基于IEEE 802.1AS的多跳时钟同步算法与系统实现
一种注意力机制优化方法及硬件加速设计
基于激光注入的FPGA加密防护设计验证研究
相关作者
郑辰
吴泳澎
万凯
王莹
高岚
张哲
刘昕
武毅雄
相关机构
国家电网有限公司信息通信中心（大数据中心）
上海交通大学集成电路学院
山西农业大学软件学院
首都师范大学数学科学学院
首都师范大学信息工程学院
