Architecture Design of Simultaneous Multithreading VLIW DSP

FONT face; Verdana; SHEN Zheng; SUN Yi-he; FONT

您当前的位置：

首页 >

文章列表页 >

Architecture Design of Simultaneous Multithreading VLIW DSP

更新时间：2025-07-16

- Architecture Design of Simultaneous Multithreading VLIW DSP
- Acta Electronica Sinica Vol. 38, Issue 2, Pages: 352-358(2010)
- 作者机构：
  
  （清华大学微电子研究所，清华信息科学与技术国家实验室）,北京,100084
- 作者简介：
- 基金信息：
- DOI：
  CLC： P302.1
- Published：2010
- 稿件说明：
移动端阅览
FONT face, Verdana, SHEN Zheng, et al. Architecture Design of Simultaneous Multithreading VLIW DSP[J]. Acta Electronica Sinica, 2010, 38(2): 352-358.
DOI：

FONT face, Verdana, SHEN Zheng, et al. Architecture Design of Simultaneous Multithreading VLIW DSP[J]. Acta Electronica Sinica, 2010, 38(2): 352-358. DOI：

摘要

<FONT face=Verdana>本文提出了一种支持同时多线程的动态分发超长指令字(VLIW)数字信号处理器(DSP)架构。该DSP架构上可以同时运行多个线程，功能单元可以执行来自多个线程的指令，有效地提高DSP的指令吞吐率。为了使多个线程的指令更有效地调度分发到功能单元，该DSP架构还支持指令动态分发，由硬件分发单元而不是编译器来完成多线程指令的动态分配。实验结果表明，相比于单线程而言，本文提出的VLIW DSP架构可以提高功能单元利用率，隐藏存储器访问时延，使处理器的指令吞吐率平均提高约26.89%。

Abstract

关键词

Keywords

references

Views

1522

下载量

CSCD

Alert me when the article has been cited

提交

Tools

Publicity Resources

An Instruction Fetch Policy Based on Multiple Fetch Priorities for SMT Processors

Implementation of the Bruun FFT on the TMS320C30

Related Author

SUN Cai-xia

ZHANG Min-xuan

Henrik V.SorensenChen Jianping

Related Institution

School of Computer, National University of Defense Technology

Nantong Institute of Technology

⁰