A Neural Network Approach for Via Minimizationin Multi-Layer VLSI/PCB Routing

胡卫明; 严晓浪; 马琪

您当前的位置：

首页 >

文章列表页 >

A Neural Network Approach for Via Minimizationin Multi-Layer VLSI/PCB Routing

更新时间：2025-12-08

- A Neural Network Approach for Via Minimizationin Multi-Layer VLSI/PCB Routing
- Acta Electronica Sinica Issue 2, (1998)
- 作者机构：
  
  1. 浙江大学计算机系
  2. 杭州电子工业学院ＣＡＤ所
  3. 浙江大学计算机系杭州电子工业学院ＣＡＤ所
- 作者简介：
- 基金信息：
- DOI：
  CLC： TP183;TU855
- Published：1998
- 稿件说明：
移动端阅览
[1]胡卫明,严晓浪,马琪.一个多层VLSI/PCB布线通孔最小化的神经网络方法[J].电子学报,1998(02):20-24.

胡卫明, 严晓浪, 马琪. A Neural Network Approach for Via Minimizationin Multi-Layer VLSI/PCB Routing[J]. Acta Electronica Sinica, 1998, (2).
[1]胡卫明,严晓浪,马琪.一个多层VLSI/PCB布线通孔最小化的神经网络方法[J].电子学报,1998(02):20-24. DOI：

胡卫明, 严晓浪, 马琪. A Neural Network Approach for Via Minimizationin Multi-Layer VLSI/PCB Routing[J]. Acta Electronica Sinica, 1998, (2). DOI：

摘要

本文提出了一个基于Ｈｏｐｆｉｅｌｄ网络的ＶＬＳＩ／ＰＣＢ多层布线中的有约束通孔最小化方法。在线段交叠图模型的基础上，提出了相邻矩阵、交叠矩阵、定层矩阵等概念，利用换位矩阵，将问题映射为相应的神经网络，并构造了该问题的能量函数，从而解决了多层布线的分层及通孔最小化题。新算法还解决了多层布线分层的管脚约束问题和相邻约束问题‘实验结果表明，这是一种有效的方法

Abstract

关键词

Keywords

references

Views

下载量

CSCD

Alert me when the article has been cited

提交

Tools

Publicity Resources

A Programmable Synapse Analog CMOS Neural Network

Learning Strategies for Test Generation Based on Neural Network Model

Neural Network for Multiobjective Linear Programming

Related Author

高丽娜

邱关源

陈朝阳

陈光

虞厥邦

胡铁松

郭元裕

Related Institution

西安交通大学

电子科技大学ＣＡＴ研究室

武汉水利电力大学

⁰