A Multi-Staged Zero Skew Clock Net Routing

李芝燕; 严晓浪; 郑宁

您当前的位置：

首页 >

文章列表页 >

A Multi-Staged Zero Skew Clock Net Routing

更新时间：2025-12-08

- A Multi-Staged Zero Skew Clock Net Routing
- Acta Electronica Sinica Issue 2, (1998)
- 作者机构：
  
  1. 浙江大学计算机系
  2. 杭州电子工业学院ＣＡＤ研究所
- 作者简介：
- 基金信息：
- DOI：
  CLC： TN702
- Published：1998
- 稿件说明：
移动端阅览
[1]李芝燕,严晓浪,郑宁.一种多级的零偏差时钟布线[J].电子学报,1998(02):95-98.

李芝燕, 严晓浪, 郑宁. A Multi-Staged Zero Skew Clock Net Routing[J]. Acta Electronica Sinica, 1998, (2).
[1]李芝燕,严晓浪,郑宁.一种多级的零偏差时钟布线[J].电子学报,1998(02):95-98. DOI：

李芝燕, 严晓浪, 郑宁. A Multi-Staged Zero Skew Clock Net Routing[J]. Acta Electronica Sinica, 1998, (2). DOI：

摘要

时钟布线是设计高性能ＶＬＳＩ系统的重要一环。本文提出了一种新的多级零偏差时钟布线算法，首先，我们提出了一种基于加权选择的单级时钟树生成算法。在该算法中，基于均衡原则，对各时钟汇点的负载电容、各时钟子树的延迟时间以及它们根节点之间的距离进行了综合考虑。然后，针对减小该生成时钟树的相位延迟，我们又提出了一种有效的缓冲器定位算法。同以前的算法相比，本文提出的算法在保证得到准确的零偏差时钟树的同时，连线总长度和相位延迟都有明显的减小。

Abstract

关键词

Keywords

references

Views

下载量

CSCD

Alert me when the article has been cited

提交

Tools

Publicity Resources

No data

Related Author

No data

Related Institution

No data

⁰

A Multi-Staged Zero Skew Clock Net Routing

DOI：

摘要

Abstract

关键词

Keywords

references