Design of a Fast Multiplier Used in 32kb/s ADPCM

韩雁; 宋杭宾; 姚庆栋; 戴文琪

您当前的位置：

首页 >

文章列表页 >

Design of a Fast Multiplier Used in 32kb/s ADPCM

更新时间：2025-12-08

- Design of a Fast Multiplier Used in 32kb/s ADPCM
- Acta Electronica Sinica Issue 2, (1995)
- 作者机构：
  
  浙江大学ＣＡＤ＆ＣＧ国家重点实验室
- 作者简介：
- 基金信息：
- DOI：
  CLC： TN402
- Published：1995
- 稿件说明：
移动端阅览
[1]韩雁,宋杭宾,姚庆栋,戴文琪.32kb／s　ADPCM中高速乘法器的设计[J].电子学报,1995(02):98-100.

韩雁, 宋杭宾, 姚庆栋, et al. Design of a Fast Multiplier Used in 32kb/s ADPCM[J]. Acta Electronica Sinica, 1995, (2).
[1]韩雁,宋杭宾,姚庆栋,戴文琪.32kb／s　ADPCM中高速乘法器的设计[J].电子学报,1995(02):98-100. DOI：

韩雁, 宋杭宾, 姚庆栋, et al. Design of a Fast Multiplier Used in 32kb/s ADPCM[J]. Acta Electronica Sinica, 1995, (2). DOI：

摘要

本文介绍了６０路３２ｋｂ／ｓＡＤＰＣＭ专用芯片中的高速乘法器的逻辑设计和提高运算速度的方法。通过优化设计，该乘法器运算速度高，电路简单，对芯片制造工艺要求不高。

Abstract

We present the logic design of a high speed multiplier used in the ASIC for the 60 channel 32kb/s ADPCM converter.We also discuss the ways to promote the operation speed.Through optimum design

the multiplier features a high speed

the circuits are not complicated

and the techniques to preduce the chip are simple.

关键词

Keywords

references

Views

下载量

CSCD

Alert me when the article has been cited

提交

Tools

Publicity Resources

No data

Related Author

No data

Related Institution

No data

⁰