您当前的位置:
首页 >
文章列表页 >
射频锁相环型频率合成器的CMOS实现
论文 | 更新时间:2025-07-16
    • 射频锁相环型频率合成器的CMOS实现

    • CMOS Implementation of RF PLL Frequency Synthesizer

    • 电子学报   2004年32卷第11期 页码:1761-1765
    • 中图分类号: TN79+1
    • 纸质出版:2004

    移动端阅览

  • 池保勇, 石秉学, 王志华. 射频锁相环型频率合成器的CMOS实现[J]. 电子学报, 2004,32(11):1761-1765. DOI:

    CHI Bao-yong, SHI Bing-xue, WANG Zhi-hua. CMOS Implementation of RF PLL Frequency Synthesizer[J]. Acta Electronica Sinica, 2004, 32(11): 1761-1765. DOI:

  •  
  •  
icon
试读结束,您可以激活您的VIP账号继续阅读。
去激活 >
icon
试读结束,您可以通过登录账户,到个人中心,购买VIP会员阅读全文。
已是VIP会员?
去登录 >

0

浏览量

1835

下载量

5

CSCD

文章被引用时,请邮件提醒。
提交
工具集
下载
参考文献导出
分享
收藏
添加至我的专辑

相关文章

使用三位三阶Δ∑调制器的集成 1GHz小数频率合成器
基于CMOS的新型人工表面等离激元滤波器设计
基于65 nm CMOS工艺的小型化高增益低噪声放大器设计
1.5-6GHz增益和噪声系数稳定的两级超宽带CMOS低噪声放大器设计与性能模拟
0.25μm CMOS工艺实现的3.125 Gb/s×12通道VCSEL驱动器阵列

相关作者

黄水龙
王志华
朱晓雷
段宗明
高昊
汪江鹏
陆恺
吴杰民

相关机构

清华大学深圳研究生院广东深圳
清华大学微电子学研究所北京
清华大学深圳研究生院
奥地利国家半导体实验室,奥地利林茨
东南大学毫米波国家重点实验室
0