基于帧级流水脉动阵列结构的运动估计电路

何卫锋; 毛志刚

您当前的位置：

首页 >

文章列表页 >

基于帧级流水脉动阵列结构的运动估计电路

论文 | 更新时间：2025-07-16

- 基于帧级流水脉动阵列结构的运动估计电路
- Frame-Level Pipelined Array Architecture for Motion Estimation
- 电子学报 2005年33卷第8期页码：1487-1491
- 作者机构：
  
  哈尔滨工业大学微电子科学与技术系,黑龙江,哈尔滨,150001
- 作者简介：
- 基金信息：
- DOI：
  中图分类号： TP302.2
- 纸质出版：2005
- 稿件说明：
移动端阅览
何卫锋, 毛志刚. 基于帧级流水脉动阵列结构的运动估计电路[J]. 电子学报, 2005,33(8):1487-1491.

HE Wei-feng, MAO Zhi-gang. Frame-Level Pipelined Array Architecture for Motion Estimation[J]. Acta Electronica Sinica, 2005, 33(8): 1487-1491.
何卫锋, 毛志刚. 基于帧级流水脉动阵列结构的运动估计电路[J]. 电子学报, 2005,33(8):1487-1491. DOI：

HE Wei-feng, MAO Zhi-gang. Frame-Level Pipelined Array Architecture for Motion Estimation[J]. Acta Electronica Sinica, 2005, 33(8): 1487-1491. DOI：

摘要

在将标准的六层

循环嵌套FSBM算法等效变换成一种新的两层

循环嵌套算法的基础上

本文提出了三种基于搜索距离分别为

P=KN(K≥1)

P=N/2和P=N

的脉动阵列结构的运动估计电路.上述结构除了支持帧级流水操作外

而且在取得近似100%的阵列流水效率的同时

具有硬件开销小、输入端口数少等特点

可广泛应用于DTV和HDTV等领域.

Abstract

Three efficient FSBM motion estimation systolic array architectures for search range

P=KN(K≥1)

P=N/2

and

P=N

and are proposed in this paper

based on mapping the standard six-level nested Do-loop FSBM algorithm into a two-level nested Do-loop algorithm equivalently.These new architectures not only support frame-level pipelined operation

but also achieve nearly 100% processor utilization

require much fewer input pin count and hardware overhead.As such

these architectures offer a feasible solution for Digital TV and HDTV video picture format.

关键词

Keywords

references

浏览量

910

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

一种新的使用两种比特分辨率图象的块匹配运动估计算法及其低功耗VLSI结构

部分并行的蒙哥马利模乘法器实现研究

调频步进信号高速目标精确运动估计

基于H.264视频编码的运动估计算法优化