您当前的位置:
首页 >
文章列表页 >
面向模型检验的跨时钟域设计电路 特性生成方法
论文 | 更新时间:2025-07-16
    • 面向模型检验的跨时钟域设计电路 特性生成方法

    • Property Generation Method for Model Checking on Clock Domain Crossing Design

    • 电子学报   2009年37卷第2期 页码:258-265
    • 中图分类号: TP302
    • 纸质出版:2009

    移动端阅览

  • 冯 毅, 许经纬, 易江芳, 等. 面向模型检验的跨时钟域设计电路 特性生成方法[J]. 电子学报, 2009,37(2):258-265. DOI:

    FENG Yi, XU Jing-wei, YI Jiang-fang, et al. Property Generation Method for Model Checking on Clock Domain Crossing Design[J]. Acta Electronica Sinica, 2009, 37(2): 258-265. DOI:

  •  
  •  
icon
试读结束,您可以激活您的VIP账号继续阅读。
去激活 >
icon
试读结束,您可以通过登录账户,到个人中心,购买VIP会员阅读全文。
已是VIP会员?
去登录 >

0

浏览量

1442

下载量

2

CSCD

文章被引用时,请邮件提醒。
提交
工具集
下载
参考文献导出
分享
收藏
添加至我的专辑

相关文章

面向SoC系统芯片中跨时钟域设计的 模型检验方法
使用局部建模的微处理器测试程序自动生成方法
最小布尔不可满足子式的求解算法
智能合约的形式化验证方法研究综述
面向模型检验的UML状态机语义

相关作者

刘 丹
王克义
程旭
佟冬
易江芳
张良
张建民
沈胜宇

相关机构

北京大学深圳研究生院
北京大学微处理器研究开发中心
国防科学技术大学计算机学院
北京航空航天大学软件开发环境国家重点实验室
南京大学计算机软件新技术国家重点实验室
0