星载SAR实时成像处理器的FPGA实现

熊君君; 王贞松; 姚建平; 石长振

您当前的位置：

首页 >

文章列表页 >

星载SAR实时成像处理器的FPGA实现

论文 | 更新时间：2025-07-16

- 星载SAR实时成像处理器的FPGA实现
- The FPGA Design of on Board SAR Real Time Imaging Processor
- 电子学报 2005年33卷第6期页码：1070-1072
- 作者机构：
  
  1. 中国科学院计算技术研究所,北京,100080
  2. 中国科学院研究生院,北京,100039
  3. 中国科学院计算技术研究所北京,100080
  4. 中国科学院研究生院北京,100039
- 作者简介：
- 基金信息：
  
  国家自然科学基金 (No.60303017);国家高技术研究发展计划 (863计划)课题 (No.2003AA135093).
- DOI：
  中图分类号： TN957.52
- 纸质出版：2005
- 稿件说明：
移动端阅览
熊君君, 王贞松, 姚建平, 等. 星载SAR实时成像处理器的FPGA实现[J]. 电子学报, 2005,33(6):1070-1072.

XIONG Jun-jun, WANG Zhen-song, YAO Jian-ping, et al. The FPGA Design of on Board SAR Real Time Imaging Processor[J]. Acta Electronica Sinica, 2005, 33(6): 1070-1072.
熊君君, 王贞松, 姚建平, 等. 星载SAR实时成像处理器的FPGA实现[J]. 电子学报, 2005,33(6):1070-1072. DOI：

XIONG Jun-jun, WANG Zhen-song, YAO Jian-ping, et al. The FPGA Design of on Board SAR Real Time Imaging Processor[J]. Acta Electronica Sinica, 2005, 33(6): 1070-1072. DOI：

摘要

本文提出了一种用FPGA实现星载合成孔径雷达实时成像处理器的方法

用来实现星载SAR的CS算法(或RMA算法).该实时成像处理器由7片Xilinx公司的商业FPGA实现

其中4片作为并行的处理单元;一片为CS因子的生成单元;一片为SDRAM控制单元;一片为系统的控制单元.该系统将流水处理和并行处理相结合

从而极大的减少了处理时间.同时根据算法各运算对数据的精度要求不同

将浮点运算和定点运算结合在一块

减少了硬件开销.该系统工作在100MHz时

33秒左右能完成16k*16k星载样本点的成像

并对加拿大Radarsat的雷达原始信号进行成像处理

成像质量能达到要求.

Abstract

This paper designs the on board SAR real time imaging processor using seven pieces of Xilinx FPGA

which consists of four parallel process units

one CS factor unit

one SDRAM controller unit and one control unit.The system combines pipeline process and parallel process to reduce process time

also combines fixed-point operation and floating-point operation to reduce hardware resource.This system can make image within 33 seconds when works in 100MHz

and the imaging quality can fit for the requirement by testing with the Radarsat raw data.

关键词

Keywords

references

浏览量

1195

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

基于非一般类算子融合方法及硬件架构设计

基于IEEE 802.1AS的多跳时钟同步算法与系统实现

一种注意力机制优化方法及硬件加速设计

基于激光注入的FPGA加密防护设计验证研究

基于Winograd算法的目标检测加速器设计与优化