一种支持同时多线程的VLIW DSP架构

FONT face; Verdana; 沈钲; 孙义和; FONT

您当前的位置：

首页 >

文章列表页 >

一种支持同时多线程的VLIW DSP架构

论文 | 更新时间：2025-07-16

- 一种支持同时多线程的VLIW DSP架构
- Architecture Design of Simultaneous Multithreading VLIW DSP
- 电子学报 2010年38卷第2期页码：352-358
- 作者机构：
  
  （清华大学微电子研究所，清华信息科学与技术国家实验室）,北京,100084
- 作者简介：
- 基金信息：
- DOI：
  中图分类号： P302.1
- 纸质出版：2010
- 稿件说明：
移动端阅览
FONT face, Verdana, 沈钲, 等. 一种支持同时多线程的VLIW DSP架构[J]. 电子学报, 2010,38(2):352-358.

FONT face, Verdana, SHEN Zheng, et al. Architecture Design of Simultaneous Multithreading VLIW DSP[J]. Acta Electronica Sinica, 2010, 38(2): 352-358.
FONT face, Verdana, 沈钲, 等. 一种支持同时多线程的VLIW DSP架构[J]. 电子学报, 2010,38(2):352-358. DOI：

FONT face, Verdana, SHEN Zheng, et al. Architecture Design of Simultaneous Multithreading VLIW DSP[J]. Acta Electronica Sinica, 2010, 38(2): 352-358. DOI：

摘要

<FONT face=Verdana>本文提出了一种支持同时多线程的动态分发超长指令字(VLIW)数字信号处理器(DSP)架构。该DSP架构上可以同时运行多个线程，功能单元可以执行来自多个线程的指令，有效地提高DSP的指令吞吐率。为了使多个线程的指令更有效地调度分发到功能单元，该DSP架构还支持指令动态分发，由硬件分发单元而不是编译器来完成多线程指令的动态分配。实验结果表明，相比于单线程而言，本文提出的VLIW DSP架构可以提高功能单元利用率，隐藏存储器访问时延，使处理器的指令吞吐率平均提高约26.89%。

Abstract

关键词

Keywords

references

浏览量

1522

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

基于多个取指优先级的同时多线程处理器取指策略

BruunFFT在TMS320C30上的实现

一种支持同时多线程的VLIW DSP架构

Architecture Design of Simultaneous Multithreading VLIW DSP

DOI：

摘要

Abstract

关键词

Keywords

references