基于Handel-C的空间图像压缩核的CCSDS算法实现

FONT face; Verdana; 滕学剑; 顾晓东; 陈晓敏; FONT

您当前的位置：

首页 >

文章列表页 >

基于Handel-C的空间图像压缩核的CCSDS算法实现

科研通信 | 更新时间：2025-07-16

- 基于Handel-C的空间图像压缩核的CCSDS算法实现
- The Implementation of CCSDS Onboard Image Compression Core Based on Handel-C Language
- 电子学报 2010年38卷第7期页码：1716-1722
- 作者机构：
  
  中国科学院空间科学与应用研究中心,北京,100190
- 作者简介：
- 基金信息：
- DOI：
  中图分类号： TP752
- 纸质出版：2010
- 稿件说明：
移动端阅览
FONT face, Verdana, 滕学剑, 等. 基于Handel-C的空间图像压缩核的CCSDS算法实现[J]. 电子学报, 2010,38(7):1716-1722.

FONT face, Verdana, TENG Xue-jian, et al. The Implementation of CCSDS Onboard Image Compression Core Based on Handel-C Language[J]. Acta Electronica Sinica, 2010, 38(7): 1716-1722.
FONT face, Verdana, 滕学剑, 等. 基于Handel-C的空间图像压缩核的CCSDS算法实现[J]. 电子学报, 2010,38(7):1716-1722. DOI：

FONT face, Verdana, TENG Xue-jian, et al. The Implementation of CCSDS Onboard Image Compression Core Based on Handel-C Language[J]. Acta Electronica Sinica, 2010, 38(7): 1716-1722. DOI：

摘要

<FONT face=Verdana>本文给出了一种采用Handel-C设计理念，基于CCSDS图像压缩算法的硬件图像压缩核的设计过程. 算法实现过程中充分利用Handel-C语言的硬件并行实现机制，在各个硬件模块间大量采用并行运算和流水结构，提高了芯片的处理速度. 实验数据表明，本文压缩核的设计在资源消耗和码速率两方面取得了很好的折中. 在频率为50MHz的情况下，码速率可以达到15.2Mpixels/s；在8倍压缩情况下，平均PSNR接近40dB，16倍压缩情况下，平均PSNR超过30dB.

Abstract

<FONT face=Verdana>This paper presents a high performance image compressor for onboard space image

based on CCSDS algorithm by using Handel-C language. The hardware solution proposed here exploits many parallel architectures and pipeline techniques under the Handel-C language′s hardware mechanism

thus effectively improves compressing speed. A testing system is introduced to verify the design and the experimental results indicate that this core is a very good middle course between chip resource and speed. The average PSNR can be achieved to near 40dB with 8:1 compression ratio and 30dB plus with 16:1 compression ratio

and a maximum data rate of 15.2Mpixels/s is sustained at 50MHz.

关键词

Keywords

references

浏览量

1183

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

并行处理JPEG算法的优化

处理器值预测技术研究

基于离散小波包变换与胶囊生成对抗网络的语音超分辨率算法

JPEG2000小波提升算法的硬件设计

基于SIMD PE阵列的DCT数据并行实现方法研究