基于同步并行结构的视频处理IP模块的VLSI设计

张光烈; 郑南宁; 吴 勇; 张 霞

您当前的位置：

首页 >

文章列表页 >

基于同步并行结构的视频处理IP模块的VLSI设计

论文 | 更新时间：2025-07-16

- 基于同步并行结构的视频处理IP模块的VLSI设计
- VLSI Implementation for Video Processing IP Module Based on Synchronous and Parallel Architecture
- 电子学报 2002年30卷第7期页码：945-948
- 作者机构：
  
  西安交通大学人工智能与机器人研究所,陕西,西安,710049
- 作者简介：
- 基金信息：
  
  国家863高技术超大规模集成电路SOC重大专项预启动项目 (No.863-SOC-Y-2-1)
- DOI：
  中图分类号： TN941.3
- 网络出版：2002-07-25，
  
  纸质出版：2002
- 稿件说明：
移动端阅览
张光烈, 郑南宁, 吴勇, 等. 基于同步并行结构的视频处理IP模块的VLSI设计[J]. 电子学报, 2002,30(7):945-948.

ZHANG Guang-lie, ZHENG Nan-ning, WU Yong, et al. VLSI Implementation for Video Processing IP Module Based on Synchronous and Parallel Architecture[J]. Acta Electronica Sinica, 2002, 30(7): 945-948.
张光烈, 郑南宁, 吴勇, 等. 基于同步并行结构的视频处理IP模块的VLSI设计[J]. 电子学报, 2002,30(7):945-948. DOI：

ZHANG Guang-lie, ZHENG Nan-ning, WU Yong, et al. VLSI Implementation for Video Processing IP Module Based on Synchronous and Parallel Architecture[J]. Acta Electronica Sinica, 2002, 30(7): 945-948. DOI：

摘要

本文在讨论隔行视频信号的逐行处理算法的VLSI实现和视频信号的色度处理和色度空间转换的硬件实现基础上

针对视频信号处理实时性

并发性以及运算量大的特点

提出了基于同步并行流水线的VLSI结构.同时结合SOC的IP模块设计给出相应的硬件实现算法.该设计已基于0.35μm CMOS工艺标准单元库进行了综合验证.

Abstract

This paper describes a novel design method of real time video processing

de-interlacing

color transient improvement and color space conversion

which is suitable for VLSI implementation.A synchronous and parallel pipeline architecture is proposed to reduce the complexity of video processing.The hardware design based on IP module of SOC is also discussed.This design has been verified by Synopsys EDA tool based on 0.35μm CMOS.

关键词

Keywords

references

浏览量

1028

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

基于帧级流水脉动阵列结构的运动估计电路

一种视频序列的超分辨率重建算法

一种新的使用两种比特分辨率图象的块匹配运动估计算法及其低功耗VLSI结构

用于PAL电视信号Y·C分离的新型三维滤波器