CLA加法器混合式BIST方案

您当前的位置：

首页 >

文章列表页 >

CLA加法器混合式BIST方案

更新时间：2025-12-08

- CLA加法器混合式BIST方案
- Mixed Built In Self Test Schemes for CLA Adder
- 电子学报 1999年第5期
- 作者机构：
  
  哈尔滨工业大学
- 作者简介：
- 基金信息：
- DOI：
  中图分类号： TN407
- 纸质出版：1999
- 稿件说明：
移动端阅览
[1]曾平英,毛志刚,叶以正.CLA加法器混合式BIST方案[J].电子学报,1999(05):109-111.

Zeng Pingying, Mao Zhigang, Ye Yizheng. Mixed Built In Self Test Schemes for CLA Adder[J]. Acta Electronica Sinica, 1999, (5).
[1]曾平英,毛志刚,叶以正.CLA加法器混合式BIST方案[J].电子学报,1999(05):109-111. DOI：

Zeng Pingying, Mao Zhigang, Ye Yizheng. Mixed Built In Self Test Schemes for CLA Adder[J]. Acta Electronica Sinica, 1999, (5). DOI：

本文以先行进位加法器为例，将确定性测试方法与伪随机测试方法相结合，提出了实现内建自测试电路中测试生成器的、在测试时间和测试电路硬件开销之间取得折衷的几种方案．最后，比较并分析了所得结果．

Taking Carry Look Ahead adder as an example

several schemes used to implement test pattern generators in the BIST circuitb are proposed

where deterministic testing is combined with pseudo random testing.Trade off is obtained between test time and overhead of test circuit.In the end

results are compared and analyzed.

浏览量

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

暂无数据