一种采用先进流水技术的模糊控制器VLSI结构

张健; 赖宗声; 杨险峰

您当前的位置：

首页 >

文章列表页 >

一种采用先进流水技术的模糊控制器VLSI结构

更新时间：2025-12-08

- 一种采用先进流水技术的模糊控制器VLSI结构
- A VLSI Design with Advanced Pipeline Architecture for Fuzzy Micro Controller
- 电子学报 1999年第11期
- 作者机构：
  
  华东师范大学电子系!上海200062
- 作者简介：
- 基金信息：
- DOI：
  中图分类号： TP273.4
- 纸质出版：1999
- 稿件说明：
移动端阅览
[1]张健,赖宗声,杨险峰.一种采用先进流水技术的模糊控制器VLSI结构[J].电子学报,1999(11):109-111.

ZHANG Jian, LAI Zong sheng, YANG Xian feng. A VLSI Design with Advanced Pipeline Architecture for Fuzzy Micro Controller[J]. Acta Electronica Sinica, 1999, (11).
[1]张健,赖宗声,杨险峰.一种采用先进流水技术的模糊控制器VLSI结构[J].电子学报,1999(11):109-111. DOI：

ZHANG Jian, LAI Zong sheng, YANG Xian feng. A VLSI Design with Advanced Pipeline Architecture for Fuzzy Micro Controller[J]. Acta Electronica Sinica, 1999, (11). DOI：

摘要

本文介绍了一种采用先进流水技术的模糊控制器（FMC）的VLSI结构.该结构的运算采用了单指令流多数据流（SIMD）方式.以及多种先进的流水技术

包括:细分流水、流水的集中式动态调度、超级标量流水等.通过这些技术处理

使每条模糊运算指令平均所需时钟周期数（CPI）=05.基于硬件描述语言（VHDL）的模拟和综合结果表明

采用15μmCMOS工艺库

电路的规模约为20k单元面积（内含2kRAM）.在最坏情况下

最高时钟频率可达30MHz

平均每秒处理模糊规则数（FLIPS）=60M.

Abstract

A specific VLSI design with advanced pipeline architecture for fuzzy micro controller is presented in this paper.It uses way of single instruction flow and multi dataflow（SIMD）

and adopts some advanced structures

including;superscalar pipeline

precontract table

etc.so it has better performances that cycles per fuzzy instruction （CPI） is 0 5.This circuit is simulated by the hardware description language （VHDL）.Synthesis results show that the IC chip contains about 20k unit area （include 2k RAM）

and the average fuzzy logical inference per second（FLIPS） can reach 60M rules/s when 1 5μm CMOS process technology is used.

关键词

Keywords

references

浏览量

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

二维DwT／IDWT处理器的VLSI设计

面向超大规模集成电路物理设计的通孔感知的并行层分配算法

基于精确时延模型考虑缓冲器插入的互连线优化算法

嵌入式Flash CISC/DSP微处理器的研究与实现

MQ编码算法优化及高速VLSI结构设计与实现