低功耗双边沿触发器的逻辑设计

吴训威; 韦健

您当前的位置：

首页 >

文章列表页 >

低功耗双边沿触发器的逻辑设计

更新时间：2025-12-08

- 低功耗双边沿触发器的逻辑设计
- Logic Design of Low Power Double Edge Triggered Flip Flop
- 电子学报 1999年第5期
- 作者机构：
  
  1. 浙江大学电子工程系
  2. 美国南加州大学电气工程系统系
  3. 浙江大学电子工程系美国南加州大学电气工程系统系
- 作者简介：
- 基金信息：
  
  国家自然科学基金,浙江省自然科学基金
- DOI：
  中图分类号： TN431.202
- 纸质出版：1999
- 稿件说明：
移动端阅览
[1]吴训威,韦健.低功耗双边沿触发器的逻辑设计[J].电子学报,1999(05):130-132.

Wu Xunwei, Wei Jian. Logic Design of Low Power Double Edge Triggered Flip Flop[J]. Acta Electronica Sinica, 1999, (5).
[1]吴训威,韦健.低功耗双边沿触发器的逻辑设计[J].电子学报,1999(05):130-132. DOI：

Wu Xunwei, Wei Jian. Logic Design of Low Power Double Edge Triggered Flip Flop[J]. Acta Electronica Sinica, 1999, (5). DOI：

摘要

本文从消除时钟信号冗余跳变而致的无效功耗的要求出发，提出双边沿触发器的设计思想与基于与非门的逻辑设计．用ＰＳＰＩＣＥ程序模拟证实了该种触发器具有正确的逻辑功能，能够正常地应用于时序电路的设计，并且由于时钟工作频率减半而导致系统功耗的明显降低．

Abstract

To erase the bootless power dissipation of the redundant leap of the clock

this paper proposes the design of DETFF （double edge triggered flip flop） and the logic structure based on NAND gates.PSPICE simulation shows that this type of flip flop has correct logic function and can be normally used in the design of sequential circuits.By using the half working frequency of the clock

power dissipation of the system can be reduced evidently.

关键词

Keywords

references

浏览量

253

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

一种可编程异构芯片设计方法应用于视频桥接

一种应用于物联网传感器的伪三阶Delta-Sigma调制器

工艺-电压-温度综合稳健的亚1 V 10位SAR ADC

基于可重构MUXs网络的低功耗测试数据压缩方法

基于符号率动态变频的低功耗DOCSIS上行发射器设计