高性能BiCMOS制造技术及I/O电路优化

胡旭宏; 张敏; 俞波; 黄焕章

您当前的位置：

首页 >

文章列表页 >

高性能BiCMOS制造技术及I/O电路优化

更新时间：2025-12-08

- 高性能BiCMOS制造技术及I/O电路优化
- High Performance BiCMOS Fabrication Technologyand I/O Circuit Optimization
- 电子学报 1998年第2期
- 作者机构：
  
  中国科学院上海冶金研究所微电子学分部
- 作者简介：
- 基金信息：
- DOI：
  中图分类号： TN432
- 纸质出版：1998
- 稿件说明：
移动端阅览
[1]胡旭宏,张敏,俞波,黄焕章.高性能BiCMOS制造技术及I/O电路优化[J].电子学报,1998(02):15-19.

胡旭宏, 张敏, 俞波, et al. High Performance BiCMOS Fabrication Technologyand I/O Circuit Optimization[J]. Acta Electronica Sinica, 1998, (2).
[1]胡旭宏,张敏,俞波,黄焕章.高性能BiCMOS制造技术及I/O电路优化[J].电子学报,1998(02):15-19. DOI：

胡旭宏, 张敏, 俞波, et al. High Performance BiCMOS Fabrication Technologyand I/O Circuit Optimization[J]. Acta Electronica Sinica, 1998, (2). DOI：

摘要

本文报导一套先进的ＢｉＣＭＯＳ集成电路制造技术。建立在ＣＭＯＳ工艺基础上的ＢｉＣＭＯＳ制造工艺，增加了双埋层、２．５微米本征外延层、双阱、基区、多晶硅发射区、深集电区和平坦化双层金属布线等工艺技术。器件性能测试和扫描电镜检查结果表明，双极器件和ＭＯＳ器件性能优良，ＢｉｃＭＯＳ器件的抗锁定性能比ＣＭＯＳ器件提高了一个数量级。优化设计了高性能该电路。当负载电容为２．０ｐＦ时，该电路的延迟时间为１．２ｎｓ，ＢｉＣＭＯＳ宏单元的传输速度比同类ＣＭＯＳ电路有所提高，这套制造技术适合于１．２～２．０μｍ　ＢｉＣＭＯＳ集成电路的制造。

Abstract

关键词

Keywords

references

浏览量

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

暂无数据

高性能BiCMOS制造技术及I/O电路优化

High Performance BiCMOS Fabrication Technologyand I/O Circuit Optimization

DOI：

摘要

Abstract

关键词

Keywords

references