电荷泵数字锁相环频率合成器的设计及性能分析

沈连丰; 万山; 魏慧海

您当前的位置：

首页 >

文章列表页 >

电荷泵数字锁相环频率合成器的设计及性能分析

更新时间：2025-12-08

- 电荷泵数字锁相环频率合成器的设计及性能分析
- Design and Performance Analysis of PLL Frequency Syntyesizer with a Charge Pump
- 电子学报 1997年第2期
- 作者机构：
  
  东南大学“移动通信”国家重点实验室
- 作者简介：
- 基金信息：
- DOI：
  中图分类号： TN74
- 纸质出版：1997
- 稿件说明：
移动端阅览
[1]沈连丰,万山,魏慧海.电荷泵数字锁相环频率合成器的设计及性能分析[J].电子学报,1997(02):122-124.

沈连丰, 万山, 魏慧海. Design and Performance Analysis of PLL Frequency Syntyesizer with a Charge Pump[J]. Acta Electronica Sinica, 1997, (2).
[1]沈连丰,万山,魏慧海.电荷泵数字锁相环频率合成器的设计及性能分析[J].电子学报,1997(02):122-124. DOI：

沈连丰, 万山, 魏慧海. Design and Performance Analysis of PLL Frequency Syntyesizer with a Charge Pump[J]. Acta Electronica Sinica, 1997, (2). DOI：

摘要

本文对电荷泵数字锁相环频率合成器提出一种全新的时域分析法，该方法对这类合成器的设计和改进提供了理论指导，ＣＡＡ软件已被应用于实际．

Abstract

A new analysis method based on time domain is presented for PLL frequency synthesizer with a charge pump and a digital phase-comparator. This method is used to design and improve this kind of synthesizer. CAA software has been applied to practice.

关键词

Keywords

references

浏览量

108

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

一个自调谐,自适应的1.9GHz分数/整数频率综合器

使用三位三阶Δ∑调制器的集成 1GHz小数频率合成器

射频锁相环型频率合成器的CMOS实现

现代频率合成技术综述

电荷泵数字锁相环频率合成器的设计及性能分析

Design and Performance Analysis of PLL Frequency Syntyesizer with a Charge Pump

DOI：

摘要

Abstract

关键词

Keywords

references