求延时限制下面积最小化工艺映射

彭宇行; 陈福接

您当前的位置：

首页 >

文章列表页 >

求延时限制下面积最小化工艺映射

更新时间：2025-12-08

- 求延时限制下面积最小化工艺映射
- A Technology Mapping Algorithm for Area Optimization under Delay Constraint
- 电子学报 1996年第8期
- 作者机构：
  
  国防科技大学计算机研究所
- 作者简介：
- 基金信息：
  
  “8．5同构型多处理机系统结构”研究经费资助
- DOI：
  中图分类号： TN470.2
- 纸质出版：1996
- 稿件说明：
移动端阅览
[1]彭宇行,陈福接.求延时限制下面积最小化工艺映射[J].电子学报,1996(08):108-110.

彭宇行, 陈福接. A Technology Mapping Algorithm for Area Optimization under Delay Constraint[J]. Acta Electronica Sinica, 1996, (8).
[1]彭宇行,陈福接.求延时限制下面积最小化工艺映射[J].电子学报,1996(08):108-110. DOI：

彭宇行, 陈福接. A Technology Mapping Algorithm for Area Optimization under Delay Constraint[J]. Acta Electronica Sinica, 1996, (8). DOI：

摘要

随着ＶＬＳＩ技术的发展，工艺映射的目标从面积最小化转向为延时限制下的面积最小化，然而，求延时限制下面积最小化工艺映射技术仅停留在近似算法阶段．本文给出求解该问题的精确算法以及有关理论结果．

Abstract

As the development of VLSI design

the target of the technology mapping has been changed into minimizing area under delay constraint from area optimization. However

there exist only near optimal algorithms for the target up to now. This paper presents a theoretical breakthrough showing that the technology mapping problem for Area Optimization under Delay Constraint can be solved optimally by our algorithm.

关键词

Keywords

references

浏览量

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

用解定位问题求延时优化驱动布局

一种FPGA抗辐射工艺映射方法研究

工艺映射匹配技术的BOSM方法