薄膜全耗尽SOI门阵列电路设计与实现

魏丽琼; 张兴; 李映雪; 王阳元

您当前的位置：

首页 >

文章列表页 >

薄膜全耗尽SOI门阵列电路设计与实现

更新时间：2025-12-08

- 薄膜全耗尽SOI门阵列电路设计与实现
- Design and Development of TFD SOI Gate Array
- 电子学报 1996年第2期
- 作者机构：
  
  北京大学微电子所
- 作者简介：
- 基金信息：
- DOI：
  中图分类号： TN451.02
- 纸质出版：1996
- 稿件说明：
移动端阅览
[1]魏丽琼,张兴,李映雪,王阳元.薄膜全耗尽SOI门阵列电路设计与实现[J].电子学报,1996(02):46-49.

魏丽琼, 张兴, 李映雪, et al. Design and Development of TFD SOI Gate Array[J]. Acta Electronica Sinica, 1996, (2).
[1]魏丽琼,张兴,李映雪,王阳元.薄膜全耗尽SOI门阵列电路设计与实现[J].电子学报,1996(02):46-49. DOI：

魏丽琼, 张兴, 李映雪, et al. Design and Development of TFD SOI Gate Array[J]. Acta Electronica Sinica, 1996, (2). DOI：

摘要

在Ｄａｉｓｙ系统上设计出通用性强、使用方便的ＳＯＩ门阵列母版及门阵列电路，并采用１．５μｍＣＭＯＳ／ＳＯＩ工艺在薄膜全耗尽ＳＩＭＯＸ材料上得以实现，其中包括多种分频器电路和环形振荡器，环振可工作在２．５Ｖ，门延迟时间在５Ｖ时为４３０ｐｓ。

Abstract

SOI gate array is designed in Daisy Design System and developed on thin film fully depleted SIMOX materials in 1.5μm CMOS/SOI technology.Some frequency dividers and ring oscillators are built on it.The propagation delay time is 430ps.We find that the gate array can work perfectly at Vdd=2.5V.

关键词

Keywords

references

浏览量

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

基于遗传算法的亚100nm SOI MOSFET模型参数提取

熔区固液界面温度梯度的优化与再结晶SOI晶膜质量的提高

注入条件对SIMOX材料的影响

薄膜全耗尽CMOS／SOI──下一代超高速Si　IC主流工艺