1. 复旦大学电子工程系CAD室
2. ASIC与系统实验室
纸质出版:1995
移动端阅览
[1]张顺茂,唐璞山.HCE:一个层次化VLSI版图的电路提取系统[J].电子学报,1995(02):92-94.
张顺茂, 唐璞山. HCE:A Hierarchical Circuit Extractor For VLSI[J]. Acta Electronica Sinica, 1995, (2).
本文采用基于边的线扫描算法的图形逻辑操作,并以此为基础设计了一个层次化的电路提取器(HCE),单元重复利用率越高,层次化的电路提取器HCE比平面化的电路提取器的速度越快,并且,本提取器HCE能够处理非曼哈顿图形,提取器HCE系统是在HP9000/834图形工作站上开发完成的,该系统采用了已成为工业标准的软件开发环境,即UNIX操作系统,X窗口,C语言和EtherNet网络,便于系统移植、维护和再开发。
The hierarchical circuit extractor(HCE) is developed on the basis of edge-based scanline algorithm.The HCE is much faster(for actual designs) than the methods that ignore hierarchy.And the HCE can process non-manhaton pattern.The system is implemented on HP9000/834 graphic workstation under the industrial standard software development environment such as UNIX operation system
X windows.C language and Ethernet network for the system portability
maintenance and redevelopment.
0
浏览量
34
下载量
0
CSCD
关联资源
相关文章
相关作者
相关机构
京公网安备11010802024621