快速高精度全数字锁相环研究

姚富强; 张厥盛; 邬国扬; 杜武林

您当前的位置：

首页 >

文章列表页 >

快速高精度全数字锁相环研究

更新时间：2025-12-08

- 快速高精度全数字锁相环研究
- Research on LL-DPLL with High Speed and High Precision
- 电子学报 1993年第7期页码：85-90
- 作者机构：
  
  1.   总参第63研究所
  2.   西安电子科技大学信息工程系
  3.   西安电子科技大学信息工程系南京 210016
  4.   西安 710071
- 作者简介：
- 基金信息：
  
  机电部预研基金
- DOI：
  中图分类号：
- 纸质出版：1993
- 稿件说明：
移动端阅览
[1]姚富强,张厥盛,邬国扬,杜武林.快速高精度全数字锁相环研究[J].电子学报,1993,{4}(07):85-90.

Yao Fujiang. Research on LL-DPLL with High Speed and High Precision[J]. Acta Electronica Sinica, 1993, (7): 85-90.
[1]姚富强,张厥盛,邬国扬,杜武林.快速高精度全数字锁相环研究[J].电子学报,1993,{4}(07):85-90. DOI：

Yao Fujiang. Research on LL-DPLL with High Speed and High Precision[J]. Acta Electronica Sinica, 1993, (7): 85-90. DOI：

摘要

为解决全数字锁相环快速捕获和过滤噪声之间的矛盾

本文提出了一种应用于位同步的具有自动变阶特性的快速高精度超前/滞后全数字销相环（从-DPLL）

文中介绍了新的设计思想

重点进行了理论分析

最后给出了有关实验结果。

Abstract

In order to solve the contradiction between the rapid bit-synchronization and the filtering of the phase noise

a LL-DPLL changing order automatically with high speed and high precision is put forward.The discussion focuses on the theoretical analyses and the relevant results are also given.

关键词

Keywords

references

浏览量

167

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

暂无数据

快速高精度全数字锁相环研究

Research on LL-DPLL with High Speed and High Precision

DOI：

摘要

Abstract

关键词

Keywords

references