CMOS电路的最大动态功耗计算和测试生成

金树泽; 树下行三

您当前的位置：

首页 >

文章列表页 >

CMOS电路的最大动态功耗计算和测试生成

更新时间：2025-12-08

- CMOS电路的最大动态功耗计算和测试生成
- Calculation and Test Generation of the Maximum Dynamic Power Consumption lor CMOS Circuits
- 电子学报 1993年第2期页码：48-54
- 作者机构：
  
  1.   北方交通大学
  2.   Osaka Uniersity
  3.   Osaka 565 北京 100044
- 作者简介：
- 基金信息：
- DOI：
  中图分类号：
- 纸质出版：1993
- 稿件说明：
移动端阅览
[1]金树泽,树下行三.CMOS电路的最大动态功耗计算和测试生成[J].电子学报,1993(02):48-54.

Jin Shuze. Calculation and Test Generation of the Maximum Dynamic Power Consumption lor CMOS Circuits[J]. Acta Electronica Sinica, 1993, (2): 48-54.
[1]金树泽,树下行三.CMOS电路的最大动态功耗计算和测试生成[J].电子学报,1993(02):48-54. DOI：

Jin Shuze. Calculation and Test Generation of the Maximum Dynamic Power Consumption lor CMOS Circuits[J]. Acta Electronica Sinica, 1993, (2): 48-54. DOI：

摘要

本文首先提出

CMOS电路的最大动态功耗计算

可以通过计算在特定输入序列作用下电路中的不变门数的最小值来实现。本文提出的极性推导、赋值法可以快速求解不变门数的最小值

并生成相应的输入序列。该算法与电路的输入变量数无关。

Abstract

This paper shows that calculation of the maximum dynamic power consumption for CMOS circuits may be achieved through calculating the minimum number of non-convertion gate in the circuit with a special test sequence as input. The algorithm about polarity assignment and value assignment advanced in this paper could be used not only to solve fast the minimum number of non-convertion gate but also to generate the corresponding test sequence. This algorithm is independent of the number of input variable in the circuit.

关键词

Keywords

references

浏览量

142

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

暂无数据