具有并发结构的CMOS数字乘法器设计

朱彭遐; 戚肖宁; 周锋

您当前的位置：

首页 >

文章列表页 >

具有并发结构的CMOS数字乘法器设计

更新时间：2025-12-08

- 具有并发结构的CMOS数字乘法器设计
- The Design of CMOS Digital Multiplier with Concurrent Structure
- 电子学报 1990年第3期页码：26-31
- 作者机构：
  
  杭州电子工业学院CAD研究所
- 作者简介：
- 基金信息：
- DOI：
  中图分类号：
- 纸质出版：1990
- 稿件说明：
移动端阅览
[1]朱彭遐,戚肖宁,周锋.具有并发结构的CMOS数字乘法器设计[J].电子学报,1990(03):26-31.

Zhu Pengxia, Qi Xiaoning, Zhou Feng. The Design of CMOS Digital Multiplier with Concurrent Structure[J]. Acta Electronica Sinica, 1990, (3): 26-31.
[1]朱彭遐,戚肖宁,周锋.具有并发结构的CMOS数字乘法器设计[J].电子学报,1990(03):26-31. DOI：

Zhu Pengxia, Qi Xiaoning, Zhou Feng. The Design of CMOS Digital Multiplier with Concurrent Structure[J]. Acta Electronica Sinica, 1990, (3): 26-31. DOI：

摘要

本文简要介绍了几种结构的数字乘法器。着重讨论了以大规模集成电路为基础的并发结构数字乘法器的设计和性能。给出了并发结构四位数字乘法器的功能模拟结果及CMOS工艺版图。

Abstract

This paper presents briefly the digital multiplier with different structure. The design and performance of multiplier with concurrent structure based on large scale integrated circuits technique are discussed in detail. The functional simulation results and CMOS layout of concurrent multiplier are given.

关键词

Keywords

references

浏览量

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

暂无数据

具有并发结构的CMOS数字乘法器设计

The Design of CMOS Digital Multiplier with Concurrent Structure

DOI：

摘要

Abstract

关键词

Keywords

references