一维逻辑门布局和门-网关联图

李富义

您当前的位置：

首页 >

文章列表页 >

一维逻辑门布局和门-网关联图

更新时间：2025-12-08

- 一维逻辑门布局和门-网关联图
- One Dimensional Logical Gate Placement and Gate-Net Connection Graph
- 电子学报 1989年第5期页码：28-33
- 作者机构：
  
  电子科技大学,成都
- 作者简介：
- 基金信息：
- DOI：
  中图分类号：
- 纸质出版：1989
- 稿件说明：
移动端阅览
[1]李富义.一维逻辑门布局和门-网关联图[J].电子学报,1989(05):28-33.

Li Fu-yi. One Dimensional Logical Gate Placement and Gate-Net Connection Graph[J]. Acta Electronica Sinica, 1989, (5): 28-33.
[1]李富义.一维逻辑门布局和门-网关联图[J].电子学报,1989(05):28-33. DOI：

Li Fu-yi. One Dimensional Logical Gate Placement and Gate-Net Connection Graph[J]. Acta Electronica Sinica, 1989, (5): 28-33. DOI：

摘要

本文介绍一维逻辑门布局的一种新试探算法。在本算法中

决定顺序的准则是使每个门的轨道数尽量少

其特点是:①不需迭代

执行程序的CPU时间比[4]的短;③必须的轨道数不比[4]的多。

Abstract

A New heuristic algorithm for one dimensional logical gate placement is presented in this paper . In the algorithm

the rule of deciding gates sequence is to minimize the track number of each gate. The properties of the algorithm are: （1） It has no need of iteration. The CPU time for running the program is shorter than

（2） The necessary track number is no more than.

关键词

Keywords

references

浏览量

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

暂无数据