集成注入Schottky逻辑I<sup>2</sup>SL

许居衍; 徐荣华; 张宗铨; 周民; 黄云霞

您当前的位置：

首页 >

文章列表页 >

集成注入Schottky逻辑I²SL

更新时间：2025-12-08

- 集成注入Schottky逻辑I²SL
- Integrated Injection Schottky Logic （I²SL）
- 电子学报 1981年第6期页码：96-97
- 作者机构：
  
  四川固体电路研究所
- 作者简介：
- 基金信息：
- DOI：
  中图分类号：
- 纸质出版：1981
- 稿件说明：
移动端阅览
[1]许居衍,徐荣华,张宗铨,周民,黄云霞.集成注入Schottky逻辑I~2SL[J].电子学报,1981(06):96-97.

Xu Ju-yan, Xu Rong-hua, Zhang Zong-quan, et al. Integrated Injection Schottky Logic （I²SL）[J]. Acta Electronica Sinica, 1981, (6): 96-97.
[1]许居衍,徐荣华,张宗铨,周民,黄云霞.集成注入Schottky逻辑I~2SL[J].电子学报,1981(06):96-97. DOI：

Xu Ju-yan, Xu Rong-hua, Zhang Zong-quan, et al. Integrated Injection Schottky Logic （I²SL）[J]. Acta Electronica Sinica, 1981, (6): 96-97. DOI：

摘要

本文提出了一种新的集成注入逻辑结构——集成注入肖特基逻辑（I

SL）。该结构采用P埋集电极纵向PNP晶体管作注入器

巧妙地实现了与正常向下工作的NPN晶体管并合。实验结果表明:在模拟电路晶体管击穿电压为20～30 V时

SL的门延迟小于15ns

比常规I

L的小5倍以上。

Abstract

A novel structure of PL called Integrated Injection Schottky Logic （PSL） is described. A vertical PNP transistor with P-buried collector is used as injector which is merged with the downward operating NPN transistor. Experimental results show that for a breakdown voltage of 30V

delay time per gate is less than 15ns

5 times shorter than that of the conventional PL.

关键词

Keywords

references

浏览量

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

暂无数据

集成注入Schottky逻辑I2SL

Integrated Injection Schottky Logic （I2SL）

DOI：

摘要

Abstract

关键词

Keywords

references

集成注入Schottky逻辑I²SL

Integrated Injection Schottky Logic （I²SL）