并行折叠计数器的BIST方案

梁华国; 李鑫; 陈田; 王伟; 易茂祥

doi:10.3969/j.issn.0372-2112.2012.05.027

您当前的位置：

首页 >

文章列表页 >

并行折叠计数器的BIST方案

科研通信 | 更新时间：2025-07-16

- 并行折叠计数器的BIST方案
- BIST Scheme of Parallel Folding Counters
- 电子学报 2012年40卷第5期页码：1030-1033
- 作者机构：
  
  1. 合肥工业大学电子科学与应用物理学院,安徽,合肥,23009
  2. 合肥工业大学计算机与信息学院,安徽,合肥,23009
  3. 合肥工业大学电子科学与应用物理学院,安徽,合肥,23009
  4. 合肥工业大学计算机与信息学院,安徽,合肥,23009
- 作者简介：
- 基金信息：
  
  国家自然科学基金 (No.60876028);博士点基金 (No.200803590006);安徽高校省级自然科学研究重点项目 (No.KJ2010A280)
- DOI：10.3969/j.issn.0372-2112.2012.05.027
  中图分类号： 306.2
- 纸质出版：2012
- 稿件说明：
移动端阅览
梁华国, 李鑫, 陈田, 等. 并行折叠计数器的BIST方案[J]. 电子学报, 2012,40(5):1030-1033.

LIANG Hua-guo, LI Xin, CHEN Tian, et al. BIST Scheme of Parallel Folding Counters[J]. Acta Electronica Sinica, 2012, 40(5): 1030-1033.
梁华国, 李鑫, 陈田, 等. 并行折叠计数器的BIST方案[J]. 电子学报, 2012,40(5):1030-1033. DOI： 10.3969/j.issn.0372-2112.2012.05.027.

LIANG Hua-guo, LI Xin, CHEN Tian, et al. BIST Scheme of Parallel Folding Counters[J]. Acta Electronica Sinica, 2012, 40(5): 1030-1033. DOI： 10.3969/j.issn.0372-2112.2012.05.027.

摘要

本文提出了一种新的基于初始状态的并行折叠计数结构

并给出了建议的多扫描链的BIST方案.与国际上同类方法相比

该方案需要更少的测试数据存储容量、更短的测试应用时间

其平均测试应用时间是同类方案的0.265%

并且能很好地适用于传统的EDA设计流程.

Abstract

A new architecture of parallel folding counters is presented and a preferred BIST scheme of multiple scan chains is advised.Compared to international similar approaches

the proposed scheme needs less storage volume and shorter test application time

test application time is only as much as 0.265% of other similar scheme

and is compatible with traditional scan-based design flow.

关键词

Keywords

references

浏览量

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

基于可重构MUXs网络的低功耗测试数据压缩方法

一种混合定变长虚拟块游程编码的测试数据压缩方案

双游程编码的无关位填充算法

应用混合游程编码的SOC测试数据压缩方法