基于低硬件复杂度、高速CORDIC的SVD模块设计与实现

张晓帆; 李广军

doi:10.3969/j.issn.0372-2112.2015.04.016

您当前的位置：

首页 >

文章列表页 >

基于低硬件复杂度、高速CORDIC的SVD模块设计与实现

学术论文 | 更新时间：2025-07-16

- 基于低硬件复杂度、高速CORDIC的SVD模块设计与实现
- The Design and Implementation of SVD Module with Reduced Hardware Complexity and High-Speed CORDIC Processor
- 电子学报 2015年43卷第4期页码：738-742
- 作者机构：
  
  电子科技大学通信学院,四川,成都,611731
- 作者简介：
- 基金信息：
  
  国家自然科学基金 (No.61176025,No.61006027)
- DOI：10.3969/j.issn.0372-2112.2015.04.016
  中图分类号： TN713.7TN431.2
- 纸质出版：2015
- 稿件说明：
移动端阅览
张晓帆, 李广军. 基于低硬件复杂度、高速CORDIC的SVD模块设计与实现[J]. 电子学报, 2015,43(4):738-742.

ZHANG Xiao-fan, LI Guang-jun. The Design and Implementation of SVD Module with Reduced Hardware Complexity and High-Speed CORDIC Processor[J]. Acta Electronica Sinica, 2015, 43(4): 738-742.
张晓帆, 李广军. 基于低硬件复杂度、高速CORDIC的SVD模块设计与实现[J]. 电子学报, 2015,43(4):738-742. DOI： 10.3969/j.issn.0372-2112.2015.04.016.

ZHANG Xiao-fan, LI Guang-jun. The Design and Implementation of SVD Module with Reduced Hardware Complexity and High-Speed CORDIC Processor[J]. Acta Electronica Sinica, 2015, 43(4): 738-742. DOI： 10.3969/j.issn.0372-2112.2015.04.016.

摘要

为降低实现高阶矩阵SVD时的硬件复杂度和计算延时

本文改进了CORDIC迭代结构

设计了一种用于SVD的低硬件复杂度、高速CORDIC计算单元.本文以22矩阵为例

基于XilinxVirtex6硬件平台设计并实现了使用优化后CORDIC计算单元的SVD模块

在19bit位宽下吞吐率达25.9Gbps.对比Xilinx IP core中同类模块

本文设计节省27.6%寄存器

27.7%查找表

实时性提高14%.对高阶矩阵

本文给出资源消耗趋势曲线

可证明优化后CORDIC计算单元能降低16阶矩阵SVD模块约40%的硬件复杂度.

Abstract

In order to reduce the hardware complexity and the delay of high-order SVD processor

two improved CORDIC modules including Arc Tan and Rotation functions are designed.These two improved CORDIC modules have better performance in terms of register saving and real-time quality.In this paper

a 22SVD module using above-mentioned CORDIC modules with 19bit data width has implemented on XilinxVirtex6 and the throughout reaches 25.9Gbps.Compared with the 2x2SVD module using IP core

it reduced 27.6% registers

27.7% LUTs and improved 14% real-time performance.Moreover

the trend curves of hardware consumption are presented which have testified that these two improved CORDIC modules can reduce 40% hardware complexity of 16-order SVD processor.

关键词

Keywords

references

浏览量

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

暂无数据